• 통합검색(2,278)
  • 리포트(2,078)
  • 자기소개서(175)
  • 논문(9)
  • 시험자료(9)
  • 서식(3)
  • ppt테마(2)
  • 방송통신대(1)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

FPGA 게임 논리회로 verilog vhdl 실험12 멀티플렉서 두더지 잡기 디코더와 인코더 비동기 카운터 plc 자소서
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계실험" 검색결과 941-960 / 2,278건

  • 자료 표지
    전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]
    this Lab조합 논리 회로를 응용한 설계를 한다.플립플롭 회로를 이해하고 학습한다.데이터 전송 회로를 설계한다.직렬입력 및 병렬출력 회로를 설계한다.나. Essential ... Backgrounds (Required theory) for this Lab플립플롭 회로조합 논리 : 출력 결과가 입력으로 들어오는 값에 의해 정해짐.이전의 결과 또는 입력 신호에 의하 ... 방법)가. 실험을통해구하고자하는데이터와이를획득하기위한실험순서(1) Procedure of the Lab 1.4bit Shift Register 설계 및 COMBO를 이용한 확인입력
    리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    실험 2. CMOS 회로의 전기적 특성 예비보고서
    하는데 최선을 다할 것을 서약합니다. 학 과: 전자공학과제출일: 2017년 9월 25일과목명: 논리 회로 실험교수명: 이해영 교수님학 번: 201320767 201520735성 명 ... : 김경수 김지승실험 2. CMOS 회로의 전기적 특성1. 실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템 ... 의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.2.이론조사가산기가산기는 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 이진화 십진법, 3
    리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    논리회로 설계프로젝트 (A+받은 레포트)
    함으로써 실무 지식을 배양함- 논리회로 설계 소프트웨어를 사용하여 논리회로를 모의 실험하는 능력을 배양함3. 설계의 구성요소기술목표주기적인 클럭신호에 따라서 LED를 제어하는 회로 ... 논리회로설계 프로젝트■ 목차 ■1. 프로젝트명2. 설계프로젝트 목적3. 설계의 구성요소 기술4. 설계의 구성요소 목표 및 분석5. 설계의 현실적 제한조건6. 상세 회로 설계도7 ... . 기능 블록 별 동작 및 성능 분석1. 프로젝트명- 동기 논리회로 설계2. 설계프로젝트 목적- 논리회로에서 사용되는 소자들의 동작원리를 파악하고, 세부 기능 블록을 설계 및 구현
    리포트 | 7페이지 | 1,500원 | 등록일 2017.07.23
    다운로드 장바구니
  • 자료 표지
    전력거래소 전기직 합격 자기소개서 *홍보문구 없음
    ?'디지털?논리?회로'?강의?시간에?여러?가지?논리?소자를?이용하여?회로를?구현하는?과제가?주어졌습니다.?회로?도면?상으로는?간단해?보였지만?설계가?진행될수록?구리?선의?연결 ... '?프로그램을?이용한?'기본?회로?설계'?강의를?수강하던?도중?팀?프로젝트를?참여했습니다.?교수님이?내준?결과를?바탕으로?기본적인?회로?소자들을?이용해서?정확한?회로를?구성하는?것이 ... ?회로를?구성하는데?만?그치지?않고?장,?단점과?특징을?설명해?주며?회로?설계에?관심을?가질?수?있게?도와줬습니다.?그리고?매주?토요일에?학교에?나와서?지난?1주?동안?어떤?회로
    자기소개서 | 2페이지 | 5,000원 | 등록일 2018.08.20 | 수정일 2023.06.13
    다운로드 장바구니
  • 자료 표지
    학생부 종합전형 심사관님들의 시선과 주목을 끄는 탁월한 물리 교과학습 발달 상황 및 세부 능력 특기 사항 학교생활기록부 기록 예시글(학생 참여 수업과 과정 평가 결과를 기록, 반영하는 360도 다면 평가) 할인자료
    함수소결합으로 인한 물의 특성으로 언급한 표면장력에 관심을 보이면서 다양한 자료와 책을 통해 표면장력에 관련된 독특한 실험을 설계하여 실험계획서와 보고서를 제출하였고, 실험결과 ... 수업-평가-기록 삼위일체 기재 예시글 - 교육활동 사례) :가전제품에서 발생하는 전자파를 측정하는 실험을 직접해보고 각 제품별 전자파의 양을 비교하고 분석하여 체계적인 발표 자료 ... 를 만들고 친구들 앞에서 잘 발표함.간이전동기 만들기 활동을 섬세하고 정확하게 수행하여 잘 작동되게 함.골프공과 탁구공의 자유낙하운동 실험에서 공을 떨어뜨리고 시간을 측정하는 역할
    서식 | 6페이지 | 1,200원 (60%↓) 480원 | 등록일 2019.12.30
    다운로드 장바구니
  • 자료 표지
    PLD조사
    의 합(sum of product)의 형식으로 된 조합논리함수를 구현 할 수 있다. PLD의 경우 프로그램에 의한 내부 회로를 구성하기 때문에 기존의 TTL을 사용하는 회로들 보다 ... 형 디바이스이고, 소프트웨어의 사용도 상당히 쉽다는 장점이 있다. 아울러 ALTERA사에서 제공하는 프로그램형 디바이스의 구조에 관하여 설명을 하고 디지털 회로를 설계하는 방법에 관하 ... 실장 밀도가 높고 회로 변경이 가능하며 회로의 기밀을 유지 할 수 있다는 장점을 지닌다. 단점으로는 TTL소자보다 상대적으로 가격이 비싸고 전력 소모가 많으며, 반드시 프로그램
    리포트 | 2페이지 | 1,000원 | 등록일 2017.11.24
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 예비보고서>
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Latch ... & Flip-Flop실험목표① SR Latch를 설계한다.② SR Latch를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop을 설계한다.③ D Flip ... 하여 BCD Ripple Counter를 설계한다.기본지식1. SR Latch를 설계2. Flip-flop 회로Flip-flop 회로플립플롭이란 clock 신호에 의해 입력 신호에 의한
    리포트 | 3페이지 | 1,000원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 Random Access Memory (RAM) <9주차 예비보고서>
    ,Parameter 형을 모두 사용할 수 있으며 산술.논리.조건 연산식을 사용할 수 있습니다.실험방법1. 16×4 RAM 메모리를 설계한다. ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Random ... Access Memory (RAM)실험목표① 16×4RAM(Random Access Memory)를 설계한다.② 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.기본지식1
    리포트 | 4페이지 | 1,000원 | 등록일 2017.07.05
    다운로드 장바구니
  • 자료 표지
    논리게이트를 이용한 플립플롭 구성 실험
    (1) 실험제목 : 논리게이트를 이용한 플립플롭 구성 실험(2) 실험목적 : 플립플롭의 구현을 통해 디지털 논리회로의 구 성 원리를 체험하게 하고 앞으로 배울 마이크로 컨트롤 러 ... 다. 디지털 시스템 설계에서의 회로를 구성할 때, 조합논리와 결합하여 순차회로의 기능을 구현하는 중요한 요소이다. 마이크로프로세서와 같은 디지털 로직을 사용하는 많은 전자회로에 사용 ... 다.)2. 전원 공급기 3. LED 4. 저항 470옴 5개 5. 점퍼선6. TTL IC (트랜지스터와 트랜지스터를 조합한 논리회로를 말하며, DTL(의 다이오드 대신에 트랜지스터
    리포트 | 4페이지 | 1,000원 | 등록일 2017.07.15
    다운로드 장바구니
  • 자료 표지
    2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트
    아날로그 및 디지털 회로 설계 실습결과 보고서실습 8. 논리함수와 게이트조제출일작성자조원8-4. 설계실습 내용 및 분석8-4-1 설계한 논리게이트 구현 및 동작(A) Low(0 ... 정도의 시간딜레이가 더 생긴다는 것을 알았다.설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점은 크게 없었다고 생각한다. 다만 우리가 실험실에서 설계한 회로가 실제 분야 ... 개에서만 출력이 1이 나오는 것을 알 수 있었다.처음에 저항을 연결하지 않는 작은 실수들을 했지만 지금까지의 실험 중 회로설계가 가장 쉬웠고, 값도 명확하게 나왔다. 실습계획서
    리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학실험 05. 가산기 ALU 예비
    실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감 ... 나온 합과 자리올림이 발생한다.전가산기두개의 이전수와 아래 자리에서 발생한 자리올림수를 더해주는 회로를 전가산기라 한다 즉 3개의 입력과 2개의 출력을 가지고 있다.산술논리 연산 ... 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 H일 경우 논리연산을 수행하며 L일 경우 산술연산을 수행하게 된다. 연산은 4비트 단위로 실행되며, 자리올림을 위하
    리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학실험 06. 조합논리회로응용 예비
    실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감 ... 나온 합과 자리올림이 발생한다.전가산기두개의 이전수와 아래 자리에서 발생한 자리올림수를 더해주는 회로를 전가산기라 한다 즉 3개의 입력과 2개의 출력을 가지고 있다.산술논리 연산 ... 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 H일 경우 논리연산을 수행하며 L일 경우 산술연산을 수행하게 된다. 연산은 4비트 단위로 실행되며, 자리올림을 위하
    리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01
    다운로드 장바구니
  • 자료 표지
    실험 3. 가산기와 감산기(Adder & Subtractor)
    가산기와 감산기는 그 뜻 실제로는 모두 가산기로서 사용된다.(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 ... adder① 논리회로 설계② 특징- 여러 개의 자릿수로 구성된 2 진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 단 전가산기에 연결하는 구성 ... 수만큼 전가산기가 필요하므로 회로가 복잡하다.2) 4-bit serial adder① 논리회로 설계② 특징- 시프트 레지스터 2개에 입력 A, B를 넣어 LSB(least sign
    리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11
    다운로드 장바구니
  • 자료 표지
    결과보고서 - Logic Gate
    한 논리 회로를 구성해본다.2. 관련이론Logic Gate는 디지털 회로의 기본적인 요소로 대부분 2개의 입력과 하나의 출력으로 되어 있으며, 회로가 처리하는 데이터에 따라 각 단자 ... 된다.)[ Full Adder 구현하기 ]아래의 사진과 같이 회로를 구성한 후 동작을 시험해 보았으나 원하는 결과를 얻을 수 없었고 이후 여러 번 다시 회로를 구성하여 실험하였음에도 결과는 변 ... 전기전자전파공학부ㅇㅇㅇㅇㅇㅇㅇㅇㅇ디지털 시스템 설계 및 실험결 과 보 고 서 #11. 학습목표?Logic Gate에 대해 학습한다.?Logic IC의 Data Sheet을 읽
    리포트 | 5페이지 | 1,000원 | 등록일 2017.11.08
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험2] "MOORE & MEALY MACHINE - FPGA" 예비보고서
    한 상태와 변수로 구성된 계산 모델이다. 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데에 쓰이는 수학적 모델이다. 간단히 상태 기계라고 부르기도 한다. 기계는 한 번에 오로지 하나 ... 1Preliminary report Electronic Engineering기초전자회로실험MOORE & MEALY MACHINE - FPGA자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① MOORE & MEALY MACHINE
    리포트 | 7페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29
    다운로드 장바구니
  • 자료 표지
    A+ 디지털 시스템 실험 FPGA 및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해 <디지털 시스템 실험 2주차 결과보고서>
    및 Verilog의 이해, Verilog를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작 ... 을 FPGA를 통해 검증한다.실험결과1) MODULE 1의 예제구현하게 될 논리 회로이다. 베릴로그 코드Model Sim을 통해 시뮬레이션 하기위한 TB 코드토의2주차 실험은 간단한 논리 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목FPGA
    리포트 | 3페이지 | 1,500원 | 등록일 2017.01.01 | 수정일 2017.01.04
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre
    . 17학번이름Professor조교실험 소개실험 목적Decoder, Encoder, Mux의 Verilog 설계를 통해 Programming 능력을 향상하고 조합 논리 회로를 이해 ... , Arithmetic Logic and Comparator, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ6주차. Combinational Logic Design Ⅱ Decoder, Encoder and Mux실험 날짜2016. 10
    리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control
    으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. 7-Segment7-세그먼트 표시 장치(seven-segment ... 7-Segment and PIEZO Controlpost-lab report7-Segment and PIEZO Controlpost-lab report과목명전자전기컴퓨터설계실험2 ... . 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 7-세그먼트와 피에조 등 주변 디지털 장치 제어를 설계 및 실험한다. 7-세그먼트와 피에조 등의 컨트롤러를 행위수준 모델링
    리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    기계공학응용실험 - PLC의 활용 결과보고서
    다이어그램은 논리 AND 연산자의 직렬회로나 논리 OR의 병렬회로 분석이 용이하다.(2) PLC의 작동원리PLC는 입출력 장치 및 프로그램으로 기계나 프로세서 작업을 제어하는 장치 ... 기계공학응용실험- 실험 9. PLC의 활용 -“분 반 :조 :학 번 :이 름 :제출일자 :실험일자 :1. 실험목적 및 이론가. 실험목적자동화된 기계시스템은 사용자(user ... 이나 가동순서는 PC를 이용하여 컴퓨터프로그래밍(예, C언어)으로 수행할 수도 있으며, ATmega128과 같은 마이크로컴퓨터를 이용하여 설계할 수도 있다. PLC
    리포트 | 14페이지 | 1,000원 | 등록일 2018.04.11
    다운로드 장바구니
  • 자료 표지
    서울시립대 전자전기컴퓨터설계실험2 제02주 Lab01 Post
    Results실험 방법[실험 1] OR Gate 논리 회로 실험예상 결과A, B의 Input 중 둘 중 하나라도 High 상태이면, LED에 불이 들어와야 한다.[실험 2] XOR ... Gate 논리 회로 실험예상 결과A, B의 Input 상태가 반대일 때 LED에 불이 들어와야 한다.[실험 3] 반가산기 회로 실험예상 결과Sum에는 A, B의 상태가 다를 때 ... , LED가 켜져야 한다.Carry-Out에는 A, B가 모두 High일 때, LED가 켜져야 한다.Results[실험 1] OR Gate 논리 회로 실험구성 회로HBE-Combo
    리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 25일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:09 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기