"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 941-960 / 33,129건

[논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서

다. 그림 10-2는 7496 논리도를 나타낸 것이다.그림 10-2. SR-Latch를 이용한 시프트레지스터 논리도(7496).a. 기본실험(그림 10-3)그림 10-3에 출력 L0 ... 실험 10. 시프트 레지스터 및 링 카운터1. 목적1. 시프트레지스터와 그 특성에 대해 공부한다.2. 링카운터에 대해 공부한다.3. 트위스트된 링카운터에 대해 공부한다.2. 기본 ... (stage)의 수)을 갖게 된다. 이 카운터를 디코드하려면, 2-입력 AND 게이트만 필요하게 된다.3. 실험기기 및 부품FPGAMax+plus II program오실로스코프

리포트 | 14페이지 | 1,000원 | 등록일 2010.12.05

다운로드 장바구니
[논리회로실험]실험7결과보고서 복호기와 부호기

Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.Ⅱ. 실험 결과2단 2진 카운터그림 2 ... 에 A’, 핀 2에 B를 입력한 NAND gate의 6번 핀 출력파형핀 1에 A, 핀 2에 B를 입력한 NAND gate의 6번 핀 출력파형< 실험 결과 사진 >① 오실로스코프 화면 ... ③ 오실로스코프 화면 ⑤ 오실로스코프 화면⑥ 오실로스코프 화면 ⑦ 오실로스코프 화면 ⑧ 오실로스코프 화면< 실험 결과 시뮬레이션 >< 실험 결과 및 토의 >이번 실험은 2단 2진

리포트 | 10페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
디지털공학실험 2장 논리프로브구성(예비)

2논리 프로브 구성실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 7404 인버터를 사용한 간단한 논리 프로브 구성● 제작된 논리 프로브를 이용한 회로 테스트 ... 성이다. 즉 서로 다른 제조업체에 의해 만들어진 다양한 IC들의 논리레벨과 전원전압에는 일관성이 있어야 한다. 이 교재의 실험에서는 주로 트랜지스터-트랜지스터 논리, 즉 TTL ... 을 사용한다. TTL용 입력 논리레벨은 그림 2-1에 설명되어 있다. 논리 군들에 대해서는 실험 6에서 다루기로 한다.IC들이 적절히 동작하기 위해서는 전원과 접지가 연결되어야 한다

리포트 | 8페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
[논리회로실험]실험3결과보고서 가산기,감산기

되었다. 단 1+1 인 경우에는 2가 2진수로 표현되어 10으로 표현되었는데 이는 Carry 값이 1이 출력되고 Sum값은 0이 출력되는 것을 볼 수 있다. 실험에서는 논리값을 확인 ... 하기 쉽게 하기위해 LED를 사용하였는데 LED점등의 유무에 따라 논리값을 확인하였다. 그를 증명하기 위해 실험 사진을 첨부하였으며 또한 실험값을 알아보기 쉽게 하기위해 시뮬레이션 ... ) >< B 출력 논리값 > < D 출력 논리값 >이번 실험은 반감산기에 대한 실험이었다. 일반적인 감산기에 대해서 알아보자면 반가산기와 거의 같은데 NOT gate가 하나 더

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
논리회로설계실험 OR gate 코드와 Half Adder 코드

1.HDL 코드전가산기를 구성하기 위해 필요했던 이전시간에 작성했던 OR gate 코드와 Half Adder 코드 도 첨가했습니다.※OR GATElibrary IEEE;use IEEE.std_logic_1164.all;entity or_gate is port(a : i..

리포트 | 5페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
논리회로실험 멀티플렉서와 디멀티플렉서 결과보고서

Ⅰ. 목적멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다.II. 실험 기기(1) DC 전원공급 ... 139 1개Ⅲ. 실험방법실험 1. 멀티플렉서(1) Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E ... 는 ENABLE한 상태가 되려면은 E값이 0V 이어야 한다는 것을 알 수 있다. 진리표를 보면 S0과 S1에 따라서 출력되는값(D0~D3)이 결정된다는 것을 이번 실험을 통해 알게 되

리포트 | 5페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (예비)

8논리회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 구현하는 회로의 구성 및 ... 어라.3. 실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현 될 수 있 ... 논리 레벨로 LED를 켜도록 사용된다. 그림 8-5 의 회로는 실험순서 3에서 나온 표현식을 구현한다. 하지만 출력은 전류를 공급하 기보다는 수요하도록 반전되어 있다.5. 그림 8

리포트 | 15페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서

Ⅰ. 실험결과Fig 1) Full Adder의 GraphFig 2) Full Adder의 Timing AnalyzerFig 3) 4-bit Adder/Subtractor ... *************10111010001101101101011111실험 6에서는 Half Adder와 Full Adder의 원리를 공부하고 그 원리를 토대로 회로를 구성하고 Verilog HDL로 코딩하여 결과를 확인해보 ... /Subtractor의 진리표실험 7에서는 2의 보수를 이용한 4-bit Adder/Subtractor에 대해 공부하고 코드로 설계해 보았다. 기본적으로는 실험 6의 전가산기와 같은 원리

리포트 | 4페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디지털 논리 실험, Half adder와 Full adder 실험 예비 보고서

Ⅰ. 실험목표1. Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.2. Adder을 이용하여 간단한 논리회로를 직접 구성해본다.3. 논리회로에서 구현 ... 한 올림수도 가산해야 하므로 반가산기만으로는 연산기능을 구현하기에 부족하다. 전가산기는 두 개의 이진수와 낮은 자리에서 발생한 올림수까지 고려하여 입력 세개의 합과 올림수를 구하는 논리 ... 가 없기 때문에 반가산기를 사용하고 다음 자리부터 전가산기를 연결하는 형태이다. 감산이 가능하도록 논리회로를 구성하기 위해서는 음수에 대한 표현을 고려해야 한다. 이를 위해 2

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
논리회로 간소화 실험 예비레포트

8. 논리회로 간소화§ 실험목적? BCD - 부당한 코드 탐지기의 진리표를 나타낸다.? 논리식을 간략화하기 위해서 카노맵(Karnaugh-map)을 이용한다.? 간략화된 논리식 ... 을 실행하는 회로를 설계하고 실험한다.§ 이론요약조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진리표가 모든 가능한 입력과 출력을 대응시키는데 ... 논리 회로의 간소화에 널리 쓰이는 기술을 M. Karnaugh에 의해서 개발되었다. 이 방법은 인접한 셀(cell)에서는 각각이 단 하나의 변수만 서로 다른 가하학적인 맵에 진리표

리포트 | 6페이지 | 1,500원 | 등록일 2007.06.24

다운로드 장바구니
디지털공학실험 2장 논리프로브구성(결과)

데이터 및 관찰 내용 :실험순서 3. 논리 임계전압 : HIGH : 1.915V LOW : 0.732V표2-1실험순서LOW 입력출력 논리레벨개방 입력HIGH 입력4단일 인버터 ... HighHigh,LowLow52개 직렬 인버터LowHigh,LowHigh표2-2실험순서입력논리레벨(3번 핀)출력논리레벨(4번 핀)논리레벨(5번 핀)논리레벨(6번 핀)7입력을 접지에잠시 ... .151 V11결함 회로 전압(오실로스코프)0.150 V4.60 V1.65 V0.157 V결과 및 토론이번 실험은 논리 프로브를 구성하여 TTL회로의 임계치 레벨을 구하고 만들어놓

리포트 | 12페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
논리회로 실험-BASIC GATES 예비보고서

실험1. BASIC GATESⅠ. 목 적기본적인 각 Logic Gate(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 Gate들로 구성 ... ) Boolean Eauation (불린 연산, 논리 연산)① AND, OR, NOT, NAND, NOR, XOR등을 불린 연산자라고 하며 이를 사용하여 수행되는연산들을 불린 연산이 ... 된다.③ H(T : TRUE 또는 1)와 L(F : FALSE 또는 0)의 두 값만 존재한다.④ 진리표를 이용하여 연산의 결과 값을 예측할 수 있다.⑤ 인터넷의 검색엔진이나 논리

리포트 | 7페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
논리회로설계실험 7-Segment 제어기 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_arith.all;use IEEE.std_logic_unsigned.all;entity seg7 isport( clk_4m, rstb : in s..

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (결과)

은 식:X = D ( B + C )실험순서 5: 무효 BCD-코드 감지기 회로 :표 8-3 실험순서 6에서 구성한 무효 BCD-코드 감지기에 대한 진리표입 력출 력D C B AX0 ... 를 출력하게 되어 있기 때문에 전혀 불이 들어 올수가 없다.결과 및 토론이번실험의 목적은 진리표를 작성을 할수 있고, 카르노맵을 이용해서 표현식의 간소화를 할줄 알며, 간소화된 식 ... 만 연결이 되어 있고, 다른것은 연결이 되어 있지 않다면 상식적으로는 Low레벨이 들어가야 하는데 이 회로는 마음대로 동작을 하게 된 것이다. 아마도 TTL논리레벨을 제대로 맞춰주

리포트 | 10페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
11_1학기_논리회로설계실험 프로젝트 결과보고서

하려고 한다. 이를 위 해서 플레이어간 밸런스를 잘 맞추고 다양한 변수를 게임 내에 갖출 것이다.세 번째로 논리회로 설계 때 배운 내용들 내에서 설계하고자 하였다.결론 적으로 보

리포트 | 52페이지 | 3,000원 | 등록일 2011.08.10

다운로드 장바구니
[논리회로실험] DAC and ADC Conv (결과)

1. 실험목표1) D/A 컨버터와 A/D 컨버터 회로의 구성과 동작 원리에 대해 이해한다.2. 실험 장비 및 부품1) 저주파 함수 발진기2) DC 전원 : ±15V(2개)3 ... ) 논리 소자 : 7490, 7405, 74044) OP amp : 7415) 저항 : 500Ω(가변 저항), 11KΩ(2개), 1.5KΩ(5개), 10.5KΩ, 22.6KΩ, 4.5K ... Ω, 4.7KΩ6) 오실로스코프3. 실험방법 및 결과(1) D/A converter1) 그림 4의 회로를 구성한다.그림 4. D/A converter ? Decade BCD2

리포트 | 5페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] DAC and ADC Conv (예비)

Access Memory)의 명칭의 의미를 확인한다.2. 실험 장비 및 부품1) 저주파 함수 발진기2) DC 전원 : ±15V(2개)3) 논리 소자 : 7490, 7405, 74044 ... 1. 실험목표1) 반도체 memory의 기본적인 동작 원리를 알아본다.2) MSI(TTL) 64-bit 기억 소자의 동작을 실험을 통해 확인한다.3) RAM(Random ... ) OP amp : 7415) 저항 : 500Ω(가변 저항), 11KΩ(2개), 1.5KΩ(5개), 10.5KΩ, 22.6KΩ, 4.5KΩ, 4.7KΩ6) 오실로스코프3. 실험관련

리포트 | 19페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

1. 실험목표1) Logic gates를 이용하여 가산기와 감산기를 구성하여 동작을 확인한다.2) 위를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 ... 원리를 이해한다.2. 실험 장비 및 부품1) 5V DC 전압원2) IC : 74HC00, 74HC04, 74HC08, 74HC74, 74HC86, 74HC164, 74HC1943 ... ) 전압계 또는 오실로스코프4) LED표시기3. 실험관련 이론1) 카르노맵(Karnaugh map)ㆍ맵은 여러 개의 사각형으로 구성ㆍ각각의 사각형은 최소항(민텀)을 표시ㆍ출력값

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] CMOS회로의 전기적 특성(결과)

1. 실험목표1) High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.2) CMOS IC의 데이터시트 ... . 실험 장비 및 부품1) DC 전원공급기(power supply)2) 파형발생기3) 오실로스코프, BNC 프루브 2개4) 멀티미터5) IC : Inverter Philips 74HC ... 04N 2개, Schmitt trigger inverter TI SN74HC14 1개6) 1㏀ 1개3. 실험방법 및 결과1) Logic Levels & DC Noise

리포트 | 8페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로설계실험]반가산기와 전가산기 설계(Half Adder and Full Adder 설계 보고서)

반가산기와 전가산기의 차이점인 자릿수를 입력하고 출력 할 수 있는 변수의 차이였는데 이를 이해하니 구현하는 것 자체는 어렵지 않았다. 첫 번째 실험이었던 OR-Gate ... 를 만들면서 수많은 시행착오를 겪었는데 그때 터득한 Port map을 이용한 Entity를 다른 Entity에 연결해 사용 할 수 있는 방법을 이번 실험에서도 굉장히 유용하게 이용 ... 었다. 이번 실험에서도 물론 많은 실수를 저질렀고 그 실수를 미처 알지 못한 채로 실험을 종료해 결과파형에 오류가 그대로 드러났지만 저장해둔 결과파형을 토대로 작성한 코드를 검토

리포트 | 10페이지 | 1,500원 | 등록일 2015.07.06

다운로드 장바구니

이전10개 43 44 45 46 474849 50 51 52 다음10개

파워링크

신청하기