"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 981-1,000 / 33,128건

디지털공학실험 5장 논리게이트-2(예비)

5논리 게이트 - 2■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 실험을 통한 OR 및 XOR의 진리표 작성● 펄스 파형을 이용한 OR 및 XOR 논리 게이트 ... XOR 게이트에 대한 진리표도 표 5-1(b)에 다시 제시하였다.■ 실험순서▶ OR 및 XOR 게이트의 논리 기능1. 부록 A에서 7432 quad 2-입력 OR 게이트와 7486 ... ) 스위치 1개 (결선으로 대치 가능)■ 심층 탐구 실험용 부품1.0K3개■ 관련이론실험 4에서는 두 가지의 중요한 게이트인 NAND와 NOR 게이트들에 대한 시험해 보고 모든 기본

리포트 | 9페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털공학실험 12장 멀티플렉서를 이용한 조합논리 (예비)

12멀티플렉서를 이용한 조합논리■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 얼티플렉서를 이용한, 비교기 및 패리티 발생기 회로의 구성 및 시험● N-입력 ... )는 디지털 논리에서 널리 응용되고 있다. MUX의 한가지 유용한 응용은 진리표로부터 직접 조합논리 함수를 구현하는 것이다. 예를 들어 실험 11에서는 그림 12-2(A)의 진리표로 정의 ... 12-1에 나타내었다. 연결 제어는 SELECT(선택) 또는 ADDRESS(주소) 입력이라 불리는 추가의 논리신호에 의해 결정된다. 멀티플레서(MUX)와 디멀티플레서(DMUX

리포트 | 9페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털공학실험 12장 멀티플렉서를 이용한 조합논리 (결과)

.6실험순서 3. 입력 논리 레벨과 발생기 결선 :실험순서 5. 주파수 50KHz에서의 관찰 :=9.88● 원래는 관찰이되지 않아야 하지만 이상하게 듀티사이클이 나왓다가 안나왔 ... 다가 하는것이다. 이러한 증상을 우리조가 실험을 잘못 한것인지 아니면 원래 이런것 인지는 정확하게 모르겠다. 하지만 주파수가 너무 높으면 측정이 불가능 한것이 정확한 것 같다.표 18 ... .62s실험순서 8.● 출력 파형은 다음장에 있다.실험순서 9.양단을 단락시킨 후의 관찰 :● 발진을 하지 않고 그대로 5V를 출력한다.● 출력 파형은 뒷장의 두 번째 파형이다.실험

리포트 | 12페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
논리회로설계실험 D-FF , 8bit Register 설계

1)D-FF 설계 library IEEE;use IEEE.std_logic_1164.all;entity dff isport( d, clk : in std_logic;sim:/tb_dff/u1/clk sim:/tb_dff/u1/d sim:/tb_dff/u1/q1 sim:..

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
[디지털논리회로실험]텀프로젝트 - Finite state machine과 counter를 이용한 메시지 전송기 설계(FPGA)

실험목적- 한 학기 동안 직접 실습하며 배운 내용들을 모두 총합하여 하나의 결과물로 완성 시킬 수 있다. 배경이론1) FSM(FInite State Machine)-FSM은 유한 ... , Johnson counter등이 있고, 10진수로 변환하여 표시한다. 실험과정1. 회로의 작동순서(FSM)2. 설계 전체 회로3. 사용 세부 회로

리포트 | 17페이지 | 2,000원 | 등록일 2014.05.06 | 수정일 2014.06.29

다운로드 장바구니
아주대_논리회로실험_예비5_래치와 플립플롭

실험 5. 래치와 플립플롭(Latch & Flip-Flop)1. 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 이론◆ Flip-Flop플립플롭은 그림 ... 이 변하는 시점만 다를 뿐 출력의 논리 값을 결정하는 방법은 동일함으로 앞으로 플립플롭을 설명할 때는 편의상 주로 상승 모서리 트리거 방식 플립플롭을 기준으로 설명 ... 한다.◆ LatchLatch는 하나 이상의 비트를 저장하기 위한 논리회로이다. 전기적으로 두개의 안정된 상태를 가지고 있어 입력된 하나의 비트 신호를 저장할 수 있고, 입력과 출력신호 변화

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
실험(1) 기본 논리 게이트 예비/결과 보고서

. 실험순서⑴ 디지털 실험기판 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 ⒜를 구성하고 데이터 스위치(data switch) SW1 과 SW2를 각각 A, B에 연결 ... 한다.⑵ 7432 OR 게이트, 7400 NAND 게이트, 7402 NOR 게이트, 7486 XOR 게이트를 사용하여 논리게이트 실험회로 ⒝, ⒞, ⒟, ⒠를 구성하고 절차 ⑴을 반복 ... 제목 : 기본논리게이트1. 목적기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하여 살펴본다.2. 관련이론디지털 시스템은 “1

리포트 | 13페이지 | 2,000원 | 등록일 2009.04.14

다운로드 장바구니
논리회로실험 복호기와 부호기(Decoder & Encoder)

실험 7. 복호기와 부호기(Decoder & Encoder)Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해실험하고 그 동작 ... 거나 입력 단자에 나타낸 정보를2진 코드화 하여 출력시키는 회로이다. 디코더와 반대의 동작을 한다.인코딩 할 때는 출력코드의 각 비트에 대해 논리연산 OR가 필요하다.인코더는 2n개 ... 가 높다고 가정하고, 만일 D2와 D5가 동시에 논리-1이 된다면, D5가 D2보다 우선순위가 높기 때문에 출력은 101이 될 것이다.※ Excess-3코더 : 가중되지 않은 코드

리포트 | 6페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
디지털공학실험 4장 논리게이트-1(결과)

이 든다.결과 및 토론이번 실험은 NAND, NOR, 인버터 게이트의 진리표를 작성하고, NAND와 NOR게이트개념으로 다른 논리게이트를 구성해보는 실험이다. 1학기 때 배웠던 디지털 ... 공학의 논리게이트를 이용하는 실험인데, NAND게이트의 출력전압을 측정하였는데 NAND게이트의 특성답게 입력값이 모두 HIGH일때만 LOW값이 출력되는 결과가 나왔다. 또한 ... .58 (V)11H4.60 (V)표 4-9입력출력출력전압측정치ABX00L133.9 (mV)01H4.66 (V)10H4.66 (V)11H4.71 (V)결과 및 토론이번 실험의 목적

리포트 | 7페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
디지털공학실험 5장 논리게이트-2(결과)

하게 한 것이다. 이번 실험들을 통해 논리게이트를 어떻게 구성하는지를 다시한번 확인 할 수 있었고, 아직도 어렵지만 그나마 직접해봄으로써 조금 더 회로구성하는것에 대해 친해질수 있는 기회였던 것 같다. ... 하게 HIGH, LOW의 레벨이 공급되었는지 확인한다.4보수(complement) 스위치를조작하여도 출력에 변화가 없다.보수 스위치의 연결을 확인한다.결과 및 토론이번 실험도 저번 실험 ... 과 비슷하게 게이트 소자 들에 대해서 알아 보는 실험이다. 이번에는 OR 과 XOR에 대해서 알아 보는 것이다. 역시나 브레드보드에 회로를 만드는 것은 너무나도 쉬웠다. 그리고 항상와

리포트 | 8페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
산술논리연산회로(ALU) 실험 예비보고서

REPORT실험5장. 예비 보고서산술논리연산회로1. 실험 제목-산술논리연산회로(ALU : Arithmetic Logic Unit)2. 예비보고서(1) 전가산기(full adder ... ?Boole 함수식.?Logic Diagram(2) ALU의 기능에 대해 설명하라.-ALU는 컴퓨터의 중앙처리장치의 일부로서, 컴퓨터 명령어 내에 있는 연산자들에 대해 논리연산

리포트 | 3페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
논리회로실험- 디코더 예비보고서

실험4. 디코더-목적카운터의 디코딩의 코드변환 동작에 관해 알아본다.-이론- 디코더(decoder)는 부호화된 입력을 다른 부호화된 출력으로 변환하는 다중입력, 다중출력 논리회로 ... 게 되는 것이다.- 이러한 계수기는 지금까지 우리가 보았던 논리게이트보다 훨씬 복잡한 논리게이트로 만들어졌다. 이러한 팩키지를 칩으로 담아서 상용화되는데 이 칩의 출력핀에 적절 ... 한 조작을 통해서 우리는 다양한 counting을 할 수 있게 된다.- 이에 대한 예로 74x163의 논리기호와 상태표는 다음과 같다.INPUTCURRENT STATENEXT

리포트 | 5페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
[논리회로실험] 디지탈 시계

2. 디지털 시계에서 구현한 기능 1) 32768Hz의 발진회로를 이용하여 digital 시계를 제작. 2) 시간, 분, AM/PM을 display. 3) 시간이 12가 될 때마다 AM/PM 변환. 4) 시간은 1시～12시를 display. 5) 시간 및 분은..

리포트 | 1페이지 | 3,500원 | 등록일 2005.05.25 | 수정일 2015.12.08

다운로드 장바구니
[논리회로실험]실험9결과보고서 A.D& D.A Converter

을 대신 연결하고 실험하였음..OP-Amp에서 Rf의 크기에 따라 증폭이 되는데 흔히 R1, R2가 있을 때 로써 여기선 R2가 Rf가 되는데 그 값이 줄어 듬으로써 증폭이 작아져 그 ... 하다.iii) 역시 불규칙한 파형을 얻게 되지만 단수는 10개를 유지하지만 컨버터로써의 역할은 하지 못하게 된다.시뮬레이션 결과는 다음 장에 첨부하였다.(1) 실험 결과(2) 실험 결과(3 ... ) 실험 결과6) 10KΩ 저항에 68KΩ을 병렬로 연결하고 파형을 그려라. 68KΩ을 제거하고, 저항 68KΩ을 연결하였을 경우와 그렇지 않은 경우를 비교하라.68kΩ 연결 하

리포트 | 10페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
논리회로 실험 Bistable or flip-flop[예비 + 결과] 레포트

1. 목적 Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다. 가. R-S 플립플롭의 동작원리를 이해한다. 나. D 플립플롭의 동작을 이해한다. 다. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다2. 기본 이론(배경 ..

리포트 | 6페이지 | 1,000원 | 등록일 2011.03.28

다운로드 장바구니
디지털 논리회로 실험 텀 프로젝트 발표(간단한 디지털 주사위 게임)

사용부품, 공구기판FND0.33uF커패시터10K·33K저항스위치IC(HA17555, 74LS192, 74LS47, 74LS10)AA Size 건전지x4ea용 건전지홀더전선와이어스트립퍼납땜인두 작품의 동작스위치를 누르고 있음으로 인해 펄스파형을 업카운터에 인가-555 타..

리포트 | 11페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 3담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 101

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로실험]실험9예비보고서 A.D& D.A Converter

하시오.--- (1)--- (2)식 유도,,(1)식은 weighted resistor 인데, 이때 D값은 0과 1을 갖는 논리값에 불과하며 이 값이 1일 때 비로서 전류가 흐르 ... 는 점이다. 이는 D/A converter 에서 볼 수 있는데 각 회로의 논리값을 거쳐 모이는 점이다. 앞의 그림에서 예를 들자면 사각형 BOX가 그 지점이라고 할수 있다. 또한 이 ... 게 된다. 만약 모든값이 1에 연결되면 15I가 되며 그 전압값에 대하여 각 논리값이 1인 전류의 합의 비가 출력 전압이 된다. 예를 들어 설명하면 0011로 연결되었을 때 I, 2

리포트 | 9페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
멀티플렉서를 이용한 조합논리 실험 예비레포트

12. 멀티플렉서를 이용한 조합논리§ 실험목적? 멀티플렉서를 이용하여 비교기와 패리티 발생기를 설계하고 그 회로를 시험한다.? 2×N 입력의 진리표를 수행하기 위해 N 입력 ... 표로부터 바로 조합 논리 함수를 실현할 수 있는 것이다. 예로써, 실험 11에서는 그림 13-2(a)에 제시된 진리표로부터 오버플로우 에러를 검출하는 회로가 필요했다. “1 ... 멀티플렉서를 이용한다.§ 실험부품 및 사용기기1 7404 hex 인버터1 7415A 멀티플렉서1 LED1 브레드보드1 5V 직류전압전원 장치1 오실로스코프저항기 330Ω, 1k

리포트 | 4페이지 | 1,000원 | 등록일 2007.06.24

다운로드 장바구니

이전10개 45 46 47 48 495051 52 53 54 다음10개

파워링크

신청하기