"논리실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

사회복지조사론 verilog 사회과학 심리학 전전설2 레포트 사회조사분석사 논리회로 설계 디지털공학실험 vhdl

판매자 표지는 다운로드시 포함되지 않습니다.

"논리실험" 검색결과 841-860 / 33,129건

[아주대] 논리회로실험 5장 예비(Decoder & Encoder)

Experiment 5 Decoder & EncoderOBJECTIVES- 디코딩(Decoding)과 인코딩(Encoding)의 코드 변환 동작에 관한 실험하고 그 동작원리 ... 을 알 수 있다. decorder는 이전실험의 demultiplexer와 비슷한 특성을 가지는데, decorder는 n비트의 2진 코드를 decording해서 출력할 때 한 개의 1 ... PROCEDURES실험1)74HC08과 74HC04를 이용하여 아래의 encorder 회로를 구성하고 출력 단에 저항과 LED를 이용하여 출력 값을 LED로 측정한다. 입력 스위치에 변화에 따른

리포트 | 13페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)

이 프로그램은 부산대학교 논리설계및 실험 과목 텀프로젝트 디지털 시계 소스코드입니다.본 프로그램에는 PPT(30장 이상) 예비보고서 (30장 이상) , 결과 보고서(80장 이상

리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10

다운로드 장바구니
논리회로설계실험_4조_실험일(080603)_보고서

HDL Codelibrary IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity seven_seg is ..

리포트 | 3페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
논리회로설계실험_4조_실험일(080416)_보고서

Decoder (Data flow)HDL Codelibrary ieee; use ieee.std_logic_1164.all; entity decoder_data is port(X : in std_logic_vector(2 downto 0);..

리포트 | 6페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
논리회로설계실험_4조_실험일(080506)_보고서

CounterHDL Codelibrary IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter is Port ( clk : in S..

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
논리회로설계실험_4조_실험일(080401)_보고서

Half - adderlibrary IEEE; use IEEE.std_logic_1164.all; entity half_adder is port(x,y:in std_logic; s,c:out std_logic); ..

리포트 | 6페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
아주대학교 논리회로실험CMOS 회로의 전기적 특성 결과

논리회로실험 결과보고서실험2. CMOS 회로의 전기적 특성실험 1) Inverter의 입출력 특성 확인-CH1의 값을 4.5에서0으로 줄이며 변화되는 좌표값 기록-CH1의 값 ... 을 0에서4.5로 늘리며 변화되는 좌표값 기록 0V>< 0V -> 4.5V>CMOS inverter인 74HC04로 실험을 하였다. 4.5V에서 0V로 입력 전압을 줄여나갔는데 갑자기 ... 다. 실험 처음에는 더욱 이상한 그림이 출력 되었으나 선을 교체하고 나서 좀 더 깔끔한 출력 그림을 얻을 수 있었다. 측정 시 오실로스코프의 CH1 입력값을 줄여나고 서서히 올리

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로 설계실험 memory 설계

Memory 설계1. Introduction1)ROM과 RAM의 특징을 안다.2)RAM(Random Access Memory)를 VHDL로 구현 한다.3)VHDL 문법 중 Type declarations에 대해서 안다.2. Problem Statement① Descri..

리포트 | 7페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로 설계실험 가산기

4-bit 가산기 설계1. Introduction1) 비트의 덧셈, 뺄셈과 관련하여 반가산기, 전가산기, 보수(complement) 이론 등을 확실히 이해한다.2) 조합논리회로

리포트 | 8페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수 ... 에서만 동작하는 순차 논리 회로이다. FSM의 출력과 다음 state는 현재 state와 출력에 의해서 결정된다.2)Mealy machine-밀리 머신은 클럭의 발생과 상관없이 출력이 즉시

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
판매자 표지

논리회로실험_VHDL을 이용한 신호등 설계

1. Object- Using the traffic lights module mounted on HBE-COMBO II, implement traffic lights controller easily accessible in our lives.- Traffic light..

리포트 | 25페이지 | 3,000원 | 등록일 2011.07.06 | 수정일 2017.06.21

다운로드 장바구니
[아주대] 논리회로실험 5장 결과(Decoder & Encoder)

The Resulting ReportExperiment 5 ? Decoder & EncoderOBJECTIVES실험을 통해 decoder와 encoder를 logic gate ... 었다.공급전류원PROCEDURES & RESULTS위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.회로도< 실험 1 >사진번호 ... INPUTOUTPUTS _{2}S _{1}D _{1}D _{2}D _{3}D _{4}①000001②010010③100100④111000실험 1은 inverter와 AND gate를 사용하여 2x

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
아주대 논리회로실험 실험결과9 D/A & A/D Converter (DAC & ADC)

실험 9. D/A & A/D Converter (DAC & ADC)● 실험 결과 분석실험 1. D/A converter(1) Rf=4.5KΩ 일때 출력파형D/A Converter ... 회로 구성 사진Rf=4.5KΩ 일때 출력 파형Coment : 이번 실험은 D/A Converter 실험으로 디지털의 1과0의 값을 아날로그신호로 바꿔주는 회로 를 구성하여 동작 ... 을 확인해 보고 어떤원리로 이러한 기능이 가능한지 확인해 보는 실험이었다.위의 회로에서 보듯이 우리는 7490,7404,7405,741(OP-AMP) 소자를 사용하여 회로를 구성

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[아주대] 논리회로실험 4장 결과(Multiplexer & Demultiplexer)

The Resulting ReportExperiment 4 ? Multiplexer & DemultiplexerOBJECTIVES실험을 통해 demultiplexer ... , demultiplexer 소자와 비교해 볼 수 있었다.PROCEDURES & RESULTS< 실험 1 >공급전류원실험 결과 사진 ①회로도실험1은 4-input NAND gate, NOR ... gate, NOT gate등의 logic gate들을 이용하여 multiplexer를 구현해보고 결과 값을 관찰하는 실험이었다. logic gate들을 이용한 multiplexer

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[아주대] 논리회로실험 4장 예비(Multiplexer & Demultiplexer)

를 이해하고 실험을 통해 동작을 확인한다.RESUME OF THEORYMultiplexermultiplexer는 스위치신호를 이용하여 여러 가지 입력선 중에서 원하는 입력선이 출력 선 ... , 74HC153, 74HC139PROCEDURES실험1)74HC20과 74HC04를 이용하여 위의 multiplexer회로를 구성하고 입력 스위치에 변화에 따른 출력 Y값을 기록 ... 하고 스위치입력 S1, S2에 따라 멀티 플렉싱 기능이 이루어지는지 확인한다.실험2)74HC153을 이용하여 위 회로를 구성하고 입력스위치에 변화에 따른 출력 Y를 기록하고 멀티 플렉

리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
논리회로) 자판기를 제어하는 조합 논리회로설계 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 자판기를 제어하는 조합 논리회로설계2. 실험 목적 : 조합 논리회로를 이용해서 음료수 자판기를 직접 설계한다.3. 실험 내용 600원 짜리와 700원

리포트 | 1페이지 | 1,500원 | 등록일 2013.06.09

다운로드 장바구니
[논리회로실험] 실험2. 드모르간의 법칙 예비보고서

실험 2. DeMorgan's Theorem1. 실험 목적1. 드모르강법칙을 이용하여 부울 논리식을 수정하여 간단하게 만든다.2. CMOS를 사용하여 논리회로를 구성 ... 하고, logic tester를 이용하여 드모르강 법칙을 실험적으로 증명한다.2. 기초이론드모르강 법칙드모르강 법칙의 단계적 적용1. AND를 OR로 OR를 AND로 대치한다.2. 변수들에 역 ... . 실험장비 및 재료CRO, dc and calibrateddc power supply, +5V at 50mASwitch bank, 5 switches per bank74HC00

리포트 | 6페이지 | 1,000원 | 등록일 2010.12.05

다운로드 장바구니
디지털실험1-디지털 논리 소자 결과레포트

◈ 1장. 디지털 논리소자-결과 레포트-2조 2008065321권태영1. 실험 결과 및 정리○ 실험 2의 결과를 기입하라.A=1 B=1 일 때의 실험사진A=1 B=1 일 때 ... 의 실험사진ABYVout오차0002.037Ｖ+2.037V0114.681Ｖ-0.319V1014.773Ｖ-0.227V1114.781Ｖ-0.219V실험 1∼5 중, 2번 수행 하였고, 진리표 ... 를 추가로 작성 하였습니다.다이오드를 A, B단자에 두 개 꽂은 후, 4.7[]저항과 병렬 연결 하여 나머지 리드선에 측정기를 꽂아를 측정 하였습니다.○ 실험 1의 결과를 기입하라

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
논리회로설계실험_다양한 가산기

1.반가산기 (Half Adder) : Behavioral Modeling1)HDL코드library ieee;use ieee.std_logic_1164.all;entity HA isport(X,Y : in std_logic;s,c : out std_logic);end ..

리포트 | 13페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
[논리회로실험] Basic Gates (결과)

논리 소자들의 특성을 익히고 Boolean equation과 De Morgan의 이론을 확인해볼 수 있었던 실험이었다. ... 1. 실험목표1) 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아본다.2) logic회로에서의 Boolean equation ... 과 De Morgan의 이론에 대해 알아본다.2. 실험 장비 및 부품1) 5V 전압원2) IC : 74HC00, 74HC02, 74HC04(2개), 74HC05, 74HC08, 74HC

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니

이전10개 38 39 40 41 424344 45 46 47 다음10개

파워링크

신청하기