디지털시스템설계 hw4
- 최초 등록일
- 2021.01.07
- 최종 저작일
- 2020.10
- 15페이지/
MS 워드
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
숭실대학교 디지털시스템설계 과제입니다. (lee chan ho - Digital Systems Designs using Verilog)
코드캡쳐, 설명, 시뮬레이션 플랜, 블록다이어그램, 파형 등 필요한 자료가 포함된 레포트입니다. 해당 레포트 그대로 제출하면 되고 과제 점수 만점이었습니다.
목차
없음
본문내용
→ A가 blocking문이기 때문에 a가 끝날 때까지 다른 변수들은 기다린다. a이후 b,c는 non-blocking문이기 때문에 둘의 순서와 상관없이 지정된 delay시간 이후 실행되고 b,c 이후에 있는 d 역시 b,c와 관계 없이 지정된 delay 시간 이후 실행된다. E는 blocking문인 d이후 실행된다.
<중 략>
문제 4-7번
(a) majority코드는 입력값에서 1이 절반 이상이면 1을 출력하는 코드이다. (b)기준으로 서술하면 입력포트는 8bit의 in_num이고, 출력포트는 out_num, 4bit의 check으로 구성되어있다. in_num을 비트별로 확인해 1이 있는 경우 check를 1씩 증가시킨다. 분석 결과 check가 4초과이면 1이 절반 이상 있는 것이기 때문에 out_num을 1로 출력하고 그렇지 않은 경우 0을 출력한다.
<중 략>
→ 8bit인 in_num을 비트별로 분석해 오른쪽부터 연속하는 0이 몇 개인지 세어 4bit인 out_num으로 출력하는 코드이다. in_num이 8bit이기 때문에 연속하는 0이 8개 나올 수 있어 out_num을 4bit로 선언했다. 파형을 살펴보면 0으로만 구성 된 8’b00000000의 경우는 뒤에서부터 0이 8개가 연속하기 때문에 out_num으로 8인 4’b1000를 출력했다.
참고 자료
없음