"감산기예비보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

가산기 실험고찰 4비트 전감가산기 가감산기 반감산기 10진 ALU 2비트 가산기 어드벤처디자인 9 4비트 감가산기 ALU 감산기실험

판매자 표지는 다운로드시 포함되지 않습니다.

"감산기예비보고서" 검색결과 61-80 / 152건

아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor

REPORT(예비보고서)교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... 을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/27과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 3. 가산기 & 감산기실험목적 ... Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.실험

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

omplement한 1-0이다. 즉, -2이다. 2bit 2′s complement의 범위는 -2에서 1까지임을 논리회로에서 배운 결과 알고 있다.●감산기 예비보고서 결과 및 실험 결과 ... 실험 3 결과보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산 ... - 실험 결과 반가산기와 전가산기는 1bit연산만을 수행한다는 것을 알 수 있었다.●가산기 예비보고서 결과 및 실험 결과 값과 비교-예비보고서 결과와 실제 실험결과와 이론적으로 나오

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 보수를 이용한 감산과 병렬 가감산기

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:보수를 이용한 감산과 병렬 가감산기 (예비)실험일자:제출일자:예비보고서제목 및 목적제목보수를 이용한 감산과 병렬 가감산기(2진 ... 가감산기)목적보수에 대해 이해하고, 보수를 이용한 감산을 안다. 이를 이용한 2진 병렬 가감산기와 BCD 병렬 가산기의 회로를 설계하여 실험한다. 실험한 회로의 동작이 올바른지 ... 한다. (이때 부호는 “-“이다.)병렬 가감산기는 가산과 감산의 연산을 하나의 회로로 결합한 2진 가감산기라고도 하며, 이것은 각 전가산기에 exclusive-OR 게이트를 포함

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 반가산기.전가산기.반감산기.전감산기

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:반가산기 · 반감산기 (예비)전가산기 · 전감산기 (예비)예비보고서제목 및 목적제목반가산기(Half Adder)와 반감산기 ... om/entry.nhn?cid=209&docId=824606&mobile&categoryId=209이원석,정길수/논리회로실험/생능출판사/2010.3.5예비보고서제목 및 목적제목전가산 ... (Half subtracter)목적반가산기 및 반감산기의 기본 원리와 동작 특성을 이해한다. 반가산기, 반감산기의 진리표를 작성하고 논리식을 세운 후, 설계를 통해 논리회로를 구성

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
판매자 표지

인하대학교 전자공학과 기초실험1 예비보고서 OP-AMP를 이용한 복합 증폭

기초실험1 예비보고서학과학년학번조성명전자공학과2학년121312823조김영호실험 제목OP-AMP를 이용한 복합 증폭?실험 목적이번 실험에서는 OP-AMP 증폭의 다양한 기능에 대하 ... 과 같이 된다.Vo = V2 - V1그래서 출력전압은 V2 와 V1 의 차가 된다. 이러한 회로는 단위이득(이득이 1.0) 아날로그 감산기라고 한다.?실험 계획-실험 장비 ... 여 공부한다.?기본 이론1.가산 증폭기그림 7-10과 같이 여러개의 입력저항을 동시에 OP-Amp의 반전입력(-)단자에 연결하면 가산기가 된다. 이 회로에 대해서 여러개의 입력전압

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니
기초회로실험 결과보고서 신호모델및해석

기초회로실험 9 주차 보고서목차예비 레포트< 9 OP-AMP 증폭 실험 >1. 기초이론2. 실험방법 및 실험값 예측3. 예비 문제결과 레포트< 8 신호모델 및 해석 >실험 준비물 ... 흐르는 전류의 합은 R4 에 흐른다. 그러므로만약 저항값이 모두 R1 = R2 = R3 = R 이라면즉 출력은 입력을 대수적으로 합한 것과 같음을 알 수 있다.감산기감산기는 두 신호 ... 치로 계산한 값과 측정치로 구한 값을 표에 기록하라.예상 결과R4Vout max전압이득(측정값)전압이득(계산값)오차1 kΩ6.5-11.5 kΩ9.75-1.52 kΩ13-2감산기(1

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2017.11.17

다운로드 장바구니
논리회로실험 결과보고서6 Latch & Flip-Flop

가 들어가면 Set과 Reset을 동시에 하라는 입력이 되어버리므로 Undefined인 입력이다. 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.SRCQ(t)001 ... 의 Truth table은 예비보고서의 예상결과와 일치하였다.DCQ(t)010111X0Q(t-1)Part 3. D F/F74HC574를 이용하여 만든 D F/F 회로이 ... 은 예비보고서의 예상결과와 일치하였다.DCQ(t)010111X0Q(t-1)Part 4. J-K Latch with Enable74HC00과 74HC10를 이용하여 만든 J-K Latch

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

실험 3. 가산기와 감산기(Adder & Subtractor) 결과보고서● 실험 결과 분석실험 1 : 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.(0,0) 일때 ... 에 뒷자리 1을 빼기 위에서는 앞자리에서 한자리를 빌려오는 것을 B에 출력됨 을 확인할 수 있다.실험 4 : 예비보고서 문제 5에서 구한 전감산기를 구성하여 동작 결과를 확인하라 ... 고 만족할만한 회로 디자인을 할 수 있었다. 결과적으로 가산기와는 다른 동작을 하는 반감산기의 원리와 회로구성을 실험전 예비보고서를 쓰면서 공부해서 본 실험에서는 막힘없이 실험이 진행됬

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
논리회로실험 결과 3

차가 나기 힘든 실험이었지만, 반대로 생각하면 회로도를 정확히 구현했다고 생각한다. 2주차 실험에서 많은 실수를 범했기 때문에 조금 더 나은 모습을 보이고자 열심히 예비보고서 ... : 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험결과이번 실험은 기본적인 Gate의 조합논리회로인 가산기와 감산기를 실험 ... 하였다. 게이트는 각 회로는 최소 2개부터 최대 4개까지 Gate를 사용했으며, 간단한 회로 구성을 통해 가산기는 S와 C를, 감산기는 D와 B를 구할 수 있었다. 각 출력은 LED

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.09.23

다운로드 장바구니
[아주대]논회실 결과3

였다. 실제 실험 결과는 예비보고서에 작성한 예상결과 값과 똑같았으며 X가 0이고 Y가 1일 때 B=1인데 이것은 다음 자릿수에서 내려받았다는 의미로 해석이 된다.(4) 전감산기 ... )와 AND gate(7408)를 이용하여 반가산기를 구성하여 실험해 본 결과 예비보고서에서 예상한 결과와 동일한 출력 값을 얻을 수 있었다. 두 개의 다이오드는 두 개의 출력 S ... , Z=1X=1, Y=1, Z=0X=1, Y=1, Z=1- 반가산기 2개와 OR gate(7432)이용하여 구성한 전가산기 회로는 올바르게 작동함으로 예비보고서에서 예상한 결과

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2014.09.04

다운로드 장바구니
결과보고서 #5

하는 장치였다. 사실 이번 예비보고서에서 소개된 문법인 함수와 프로시저를 사용하지 않는 mission이라 단순히 기능표에 적혀있는 대로 케이스를 나누면 되었기 때문에 매우 간단 ... 4조학 번 : 2011311307, 2011314184이 름 : 김영관, 김윤섭제 출 일 : 2015. 4. 15논리회로설계 실험 결과보고서 #5실험 5.조합회로 설계1. 실험 ... _{0}논리식기능000Y = AA의 전송001Y = A + B가산010Y = A - B감산011Y = A + 1A의 증가100Y = A and BAND101Y = A or BOR

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

실험 3. 가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림 ... 0000000111010110111010001101001100011111● 예비보고서 문제(1) XOR gate(IC 7486)와 AND gate(7408)을 이용하여 반가산기를 구성하여 보아라.(2) 반가산기를 이용하여 전가산기를 구성하라.(3 ... 와 자리 올림(Carry) C를 출력하는 조합논리 회로입력출력xyzCS0000000101010010111010001101101101011111(3) 반감산기(Half-s

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
디지털실험 설계2 결과 4비트 가(감)산기

디지털 실험 결과보고서설계 2. 4비트 가(감)산기다음의 회로도대로 회로를 결선하고 e입력에 따라 가산 감산이 되는지 실험한다.위 4비트 회로의 한 부분이다. 1비트 연산을 하 ... 다. e가 0일때는 가산기 1일때는 감산기로 동작한다.잘 동작하는지 확인하기 위해 e=0 x=1, y=0, z=1을 입력했을 때x, y, z입력을 그대로 하고 e=1을 입력했을 때 ... 해도 되지만 같은 소자를 이어 붙이는 식으로 설계하는 것으로 연산을 할 수 있다는 것을 보여주기 위해서 이렇게 설계했다.설계는 실패했다.고찰실험 3을 기억해 보자. 우리는 전감산기

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:비동기 계수회로 (예비)예비보고서제목 및 목적제목비동기 계수회로(Asynchronous Counter)목적비동기 계수회로의 원리 ... 를 이해하고 동작 특성을 익힌다. 가산 계수회로와 감산 계수회로의 차이점을 익힘으로써 플립플롭의 응용 능력을 배양한다.원리(배경지식)비동기 계수회로는 플립플롭(flip flop ... 마다 증가하는 방향으로 하나씩 계수하는 것을 가산 계수회로(up counter)라 하고 이것과 반대로 클럭펄스가 들어올 때마다 감소하는 순으로 계수하는 것을 감산 계수회로(down c

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 결과보고서

논리회로실험 결과보고서실험3. 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0 ... 는 2가 되는 것이다.이번 회로를 구성하기위해 XOR gate와AND gate를 사용하였다. 회로대로 IC칩을 사용해서 연결하면 쉽게 할 수 있는 실험이었다. 예비보고서에 제출 ... 와 OR gate한개로 이루어져 있다는 사실만 안다면 크게 어려움이 없었던 실험이다. 결과값 또한 예비보고서를 작성하면서 확인했던 이론값과 같았다. 결과는 LED를 이용하여 불이 켜

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
디지털실험 5 예비 실험 5. Multiplexer 가산 감산

디지털 실험 예비보고서실험 5. Multiplexer 가산 감산실험 목적1. 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2. 2개의 4입력 ... 예비보고서 문제문제 1의 회로이다. 감산기의 진리표의 결과에서 필요한 최소항을 1주면 결과가 나오게 되어있다. 필요 없는 항은 그라운드로 보낸다.B=m1+m2+m3+m7D=m1+m2 ... Multiplexer를 감산기로 사용하는 것을 익힌다.이론멀티플렉서(Multiplexer, MUX)멀티플렉서, 줄여서 먹스는 N개의 입력 데이터에서 1개의 입력만을 선택하는 소자이

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
실험 2. 가산기 & 감산기(예비)

실험 2. 가산기 & 감산기1. 실험 목적-Logic gate를 이용해서 가산기(adder)와 감산기 (substracter)를 구성한다.-디지털 시스템의 기본 요소인 가산기 ... 와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 주요 이론반가산기는 2진수 1자리의 덧셈을 가능하게 하는 회로로써, 자리 올림을 고려하지 않는 회로이다. 1+1=10일 경우, 이 ... +AB` prime C`` prime +ABC#C=A prime BC+AB`` prime C``+ABC`` prime +ABC반 감산기는 2개의 한자리 2진수 A, B를 감산할 경우

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
4비트 전감가산기 설계결과보고서

설계2 결과보고서 2009069160 김기훈1. 간단한 이론 분석1) 4비트 전가산기 설계- 이진수의 한자리수을 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위 ... +)100110000101010101010010111(-)10111011011000(+)110011000110111011000011101110111001111111111110※본 진리표는 예비보고서에서 시뮬을 돌리면서 작성 ... 0)※ 1Bit 전가산기(FA)3) 4비트 전감산기- 일반적으로 뺄셈은 보수의 덧셈으로 변환하여 수행할 수 있다. 예를 들어 뺄셈 A-B는 A+(B의 2보수)와 같이 B에 대한 2

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 예비

논리회로 실험 예비보고서실험3. 가산기 & 감산기1. 실험 목적1)가산기와 감산기의 구조와 원리를 이해한다.-반가산기, 전가산기, 반감산기, 전감산기2)Logic gate를 이용 ... 하여 가산과 감산을 할 수 있는 회로를 설계해본다.3)가산기와 감산기의 동작을 확인한다.2. 실험 이론(1) 가산기 : 가장 기본적인 연산이 2진 연산을 기본으로 한다. 각 자리 ... 이 필요하다. 두 출력 중 합은 S로, 캐리는 C로 표시한다.(2) 감산기 : 위에서 본 가산기와 비슷하게 2진 연산 뺄셈 연산을 수행하는 것으로 첫 번째 수에서 두 번째 수 를 빼

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
디지털실험 3결과 2비트 전가산기

와 다른 전가산기를 구성하라예비보고서 문제의 NAND로만 반가산기를 구성했던 것을 응용하여 NAND로만 전가산기를 구성해 봤다.게이트 단수가 너무 늘어나면 비효율 적일 것 같 ... 디지털실험 결과보고서실험 3. 2비트 전가산기실험 결과1.다음 회로를 구성하고 진리표를 작성하라실험 1의 반가산기를 구성한 회로이다. 입력 A, B를 XOR한 것이 출력 S ... 상황이 만들어 지게 된다.실험 2. 전가산기 회로를 구성하고 진리표를 작성하라3.반감산기 회로를 구성하고 진리표를 작성하라.실험 3번의 회로를 구성한 사진이다. NOT 게이트 하나

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니

이전10개 1 2 345 6 7 8 다음10개

파워링크

신청하기