• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(152)
  • 리포트(152)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

가산기 실험고찰 4비트 전감가산기 가감산기 반감산기 10진 ALU 2비트 가산기 어드벤처디자인 9 4비트 감가산기 ALU 감산기실험
판매자 표지는 다운로드시 포함되지 않습니다.

"감산기예비보고서" 검색결과 41-60 / 152건

  • 판매자 표지 자료 표지
    디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 1
    디지털회로실험및설계 예비 보고서 #6( 74LS192를 이용한 Up/Down Counter 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① 7-segment의 구조 ... 되거나 감산되는데에 비해, 업다운 카운터의 경우 신호가 끊어지면 다시 카운터가 초기화 즉, 리셋이 된다.- VCC는 16번핀, 그라운드는 8번핀.- 15, 1, 10, 9번핀 ... 며 순차적으로 1씩 증가한다.※ 채터링 방지 회로 ※? 채터링이란?- 전자 회로 내의 스위치나 계전기의 접점이 붙거나 떨어질 때, 기계적인 진동에 의해 매우 짧은 시간 안에 접점
    리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24
    다운로드 장바구니
  • 자료 표지
    기초전자설계및실험 예비보고서 - OP Amp를 활용한 가감산기와 미적분기
    .V0=a*V1-b*V2 조건을 만족하는 감산기를 구성하고 출력을 확인한다.2.실험 전 예비보고서 작성할 때 OP Amp의 폐회로 피드백 회로를 이용한 감산기에 대한 이론을 제시 ... -Inverting 증폭기를 구성하고 출력을 확인한다.실험 전 예비보고서 작성할 때 OP Amp의 폐회로 피드백 회로를 이용한 Non-Inverting증폭기에 대한 이론을 제시하고 이 ... 기초전공실험 –민상원 저-[2] 회로이론 교재 (fundamental Electric circuit)예비보고서 기초전자설계및실험2 실험일: 2018 년 12 월 04 일
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 A+결과보고서 3 Adder & Subtracter
    의 Truth table이다. 이는 예비보고서의 Truth Table과도 같았다.2. 고찰이번 실험은 여러 가지 기본적인 Logic gate를 이용하여 가산기와 감산기 ... )를 구성하였다. A와 B로 표현하는 4가지 입력에 따른 출력은 위의 Truth table이다. 이는 예비보고서의 Truth Table과도 같았다. 실험 2) 전가산기(Full ... 1. 실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서
    하고 결과를 예상 값과 비교 해보았다. 예비 보고서에서 쓴 값과 일치 하였다. 반감산기는 2진수 1자리의 두 개 비트를 빼서 그차를 산출하는 회로이다. 입력 변수 A와 B의 빌림수 없 ... 과 비교 해보았다. 예비 보고서에서 쓴 값과 일치 했다. 전감산기는 반 감산기 2개를 이용하여 구현하였다. 전감산기는 입력 변수 와 윗자리로부터 빌려온 빌림수의 빌림수 없는 차 ... 어 예상 값과 비교 해보았다. 예비 보고서에서 쓴 값과 일치 한다는 것을 알 수 있어서 실험이 잘 되었다고 생각된다.이 실험은 가산기 2개를 이용하여 구성하였다. 여러 비트로 된 두수
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 자료 표지
    충북대학교 전자공학부 기초회로실험 Multiplexer 가산-감산 예비 보고서
    ◆ 목 적(1) 전가산기 구성을 위해 2개의 4입력 Multiplexer사용을 익힌다.(2) 2개의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다.◆ 원 리1 ... *************00110110010101011100111111(5) 전감산기(Full subtractor)74LS153 multiplexer로 전 감산기를 구현하기 위해서는 하나는 차를 발생시키는데 사용 ... -입력multiplexer에 입력할 수 있고 이때 출력은 3개의 변수로 제어 가능하다.(4) 전가산기(Full adder)74LS153은 전가산기를 구성하는데 사용할 수 있다. 내장
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    충북대학교 전자공학부 기초회로실험 Multiplexer 가산-감산 결과 보고서
    시키고, 하나는 자리올림수를 발생시키는데 사용하는 전가산기, 74LS153 multiplexer로 하나는 차를 발생시키는데 사용되고, 다른 하나는 자리빌림을 발생시키는데 사용되는 전감산기 ... 있는 0은 Sum이고, 앞에 있는 1은 Carry가 된다.전감산기에서는`B _{i} `=0,일 때, 뒤에 2를 빌려주어, 자리 빌림이 발생하여, 11이라는 결과가 나오는데 앞에 1 ... , A=1, B=0일 때D_2, A=1, B=1일 때D_3를 선택하게 된다.전가산기는 예를 들어서 A=0, B=1이고 자리올림수를 주었을 때,C _{i} `=1,가 나오는데, 뒷에
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15
    다운로드 장바구니
  • 자료 표지
    회로실험I 예비보고서 - Multiplexer 가산-감산
    회로실험I 9주차 예비보고서실험 9. Multiplexer 가산-감산목적? 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.? 2개의 4-입력 ... Multiplexer를 감산기로 사용하는 것을 익힌다.멀티플렉서(Multiplexer)- N개의 입력 데이터에서 1개의 입력만을 선택하여 단일 채널로 전송하는 것- 디멀티플렉서 ... *************00110110010101011100111111- 내장된 2개의 multiplexer은 각각 합을 발생 / 자리올림수를 발생 시키는 데에 사용할 수 있음전감산기(Full Substractor)- 내장된 2개
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06
    다운로드 장바구니
  • 자료 표지
    예비보고서(7 가산기)
    실험제목 :가산기- 예비보고서1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. 관련이론디코더, 인코더 ... 걸린다는 단점을 동시에 갖고 있다.(5) 반감산기와 전감산기반감산기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이며 전감산기는 전가산기와 마찬가지로 세 개의 입력에 대한 감산기 ... 이다. 단지 감산기의 경우에는 가산기에서 합 S가 차 D로, 또 자리올림 C가 빌림 BR로 각각 대치되었을 뿐이다. 그림 5(b)의 진리표에 따라서 반감산기를 구성하면 (a
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 3,000원 | 등록일 2020.10.14
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험3 예비보고서
    실험3 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... :EXPERIMENT 3- 가산기 & 감산기 -1. 실험목적1) Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.2) 디지털 시스템의 기본 ... 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.2. 이론가산기 이진수의 덧셈을 하는 논리회로이며, 디지털 회로, 조합회로의 하나이다. 가산기의 종류로는자리올림수를 고려
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 자료 표지
    9주차-실험19 결과 - 카운터 회로
    들을 찾는데도 시간이 많이 소비되었습니다.이번 주는 해야 하는 실험은 너무 많고, 시간은 한정되어 있어서 모든 실험을 하지는 못했습니다. 하지만 예비 보고서를 쓰며 직접 실험하지 못 ... : 카운터 회로실험목적 : (1) 비동기식 카운터의 구조와 동작원리를 이해한다.(2) 동기 계수기의 구조와 동작을 이해한다.(3) 임의의 mod 동기 계수기를 설계하는 방법 ... 7408을 사용하여 다음의 리플캐리 방식의 4단 병렬 계수회로를 구성하라. 먼저 CLEAR를 시킨 후 push ON/ release OFF S/W(예비지식 “입력신호”참조
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.10.02
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 설계 2 결과 보고서
    *결과보고서*8주차설계 2 결과 보고서조13조1. 설계 결과회로도 구성1011+ 00011100 (가산)설계 예비보고서에 첨부했던 시뮬레이션 회로도와 같은 모양으로 구성 ... 를 구성하는 과정에서 오차가 발생하여 정확한 값이 나오지 않았다. 그래서 이번 설계에서는 예비보고서를 작성할 때부터 회로를 최소화시키고자 노력하였다. 소자 숫자를 최소화시키기 위한 ... , S1, S2, S3으로 출력하였고, 맨 오른쪽 하단의 OR 게이트에서 전가산기일 때는 Carry 값을 출력하도록, 전감산기의 경우 출력된 값이 5V가 나오면 (+), 0V가 나오
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    가산기 실험보고서
    실험보고서가산기1. 실험목적본 실험을 통해 반가산기에 대해 알아본다.전가산기에 대해 알아본다.2비트 덧셈기에 대해 알아본다.2. 기초이론부울대수는 영국의 수학자 조지 부울 ... - OR 게이트- NAND 게이트- 인버터5. 실험방법 및 순서5.1 예비보고에서 준비한대로 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현하라. 제대로 동작하는지를 쉽 ... 에 따른 논리식을 모두 ‘OR’하여 간소화된 논리식을 만든다.-가산기가산기(Adder)와 감산기(Subtracter)는 2진수를 더하거나 빼는 디지털 회로이다. 가산기는 보수
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 3. 2비트 전가산기 예비
    *예비보고서*실험주제실험 3. 2비트 전가산기조13조1. 실험 이론- 목 적1) 반가산기와 전가산기의 원리를 이해한다.2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이 론 ... 게이트만을 사용하여 전가산기를 설계하라.예비보고서 2) 전가산기 출력이S`=`A` OPLUS `B` OPLUS `C _{i} 임을 진리표를 사용하여 확인하여라.ABCiS ... }} )( {bar{AB prime }} )}}C= {bar{{bar{AB}}}}입력출력ABSC0000011010101101예비보고서 1) 이론 부분을 이해하고 AND, OR 및 NOT
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    아주대학교 기계공학기초실험 A 자료 : 예비보고서 증폭기 실험
    - 예비 보고서 -실험 제목: 증폭기 실험과목명 : 기계 공학 기초 실험제출일: 2018년 11월 21일실험일자: 2018년 11월 15, 21일실 험 조 명 :-책임 수행자 : ... 란, 고증폭도를 가지고, 아날로그 신호의 가산, 감산, 적분 등의 연산이 가능한 증폭기이다.- 아날로그 회로에서 매우 널리 사용되는 유용한 소자- 연산증폭기는10 ^{4} ```` SIM ... -공동 수행자 :---형 식/ 2이 론/ 3장 치 및 방 법/ 5합 계/ 10비 고아주대학교 기계공학과1. 실험 목적- 연산증폭기의 용도, 구조, 원리에 대해 이해하고, 실제로
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.10.12 | 수정일 2019.10.14
    다운로드 장바구니
  • 자료 표지
    산술논리연산회로 실험보고서
    실험보고서산술논리연산회로1. 실험목적본 실험을 통해 산술논리연산회로에 대해 알아본다.산술논리연산회로를 구현하여 산술연산회로 동작을 확인해본다.산술논리연산회로를 구현하여 논리연산회 ... 101XF= A十BXOR110XF = A∧BAND111XF = bar ANOT[1bit 논리연산회로][2-bit ALU]3. 실험 예비보고3.1 전가산기에 대해 설명하라.컴퓨터 내 ... 에 불이 켜지고 0이면 불이 꺼지도록 하라.5.2 선택 입력에 따라 기초 이론의 [표 6-1]과 같은 결과가 나오는지 확인하고, 측정값을 실험 결과 보고서의 [표 6-4]에 기록하라
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2020.04.26
    다운로드 장바구니
  • 자료 표지
    논리회로실험. 실험3. 가산기 & 감산기
    _{2}의 진리표와 비교할 시 정확히 일치한다.실험2. 2비트 전감산기1. 예비보고서 결선도와의 비교- 반감산기와 전감산기는 반가산기와 전가산기의 회로에 NOT gate를 추가 ... 가 필요하게 된다. 따라서 이 경우를 구분시켜 주어야 한다. 예비보고서에서 살펴본 반감산기에 대한 구조는 다음과 같다.D _{1} =A OPLUS B로 표현되고 1의 개수가 홀수 개이 ... 실험을 통해 얻은 진리표와 비교할 때 정확히 일치한다.즉 예비보고서의 결선도대로 정확히 회로를 구성하였다.2비트 자리수의 경우 전감산기를 통해 뺄셈을 수행하게 된다. 예비보고서
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02
    다운로드 장바구니
  • 자료 표지
    실험 2. CMOS 회로의 전기적 특성 예비보고서
    실험 3 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있 ... : 김경수 김지승실험 2. CMOS 회로의 전기적 특성1. 실험목적Logic gate 를 이용해서 가산기(adder) 와 감산기 (substractor)를 구성한다.디지털 시스템 ... 의 기본 요소인 가산기와 감산기의 기본 구조및 동작원리를 이해한다.2.이론조사가산기가산기는 덧셈 연산을 수행하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 이진화 십진법, 3
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 5. Multiplexer 가산-감산 예비
    *예비보고서*실험주제실험 5. Multiplexer 가산-감산조13조1. 실험 이론- 목 적1) 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2) 2개 ... 의 4-입력 Multiplexer를 감산기로 사용하는 것을 익힌다.- 이론1) 멀티플렉서 (Multiplexer)멀티플렉서는 N개의 입력 데이터에서 1개의 입력만을 선택하여 단일
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    논리회로 자판기 제작 최종 보고서
    으로 내는 데 사용된다.3.예비회로도4. 최종회로도5. 수정 및 보완사항① 예비보고서때 2개의 가산기와 1개의 감산기를 사용하는 회로를 발표 하였는데 조교님이 가산기 개수를 줄 일수 있 ... 5조 2차 설계 최종보고서REPORT담당교수학 번이름학 과전기공학과1. Design objective① 돈 투입 버튼 부의 100원, 500원 버튼을 통하여 원하는 금액을 투입 ... 에서 생성된 자리 올림수 출력을 나타낸다.· Subtracter가산기와는 달리 감산기에는 캐리 대신 자리내림(borrow)을 고려하여야 한다. 감산기는 피감수의 비트에서 이에 대응
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-비교기-MUX-ALU-예비보고서
    논리회로설계 실험 예비보고서 #5실험 5. 조합 회로 설계-비교기_MUX_ALU실험 목표비교기와 MUX, DEMUX 그리고 ALU의 작동에 대하여 이해한다. 이를 바탕으로 입력 ... 하여 코드를 작성해 본다. 최종적으로 작성된 코드를 테스트 벤치 코드를 작성하여 시뮬레이션을 해 보아 코드가 정확히 작동하는지 확인해 본다.예비 이론비교기(Comparator)비교기 ... A의 전송, 입력 A와 B의 가산, 감산, 입력 A의 증가, 입력 A와 B의 AND, OR, XOR연산, 입력 A의 NOT 연산 기능을 가진 ALU를 Xilinx 프로그램을 사용
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 26일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:42 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기