논리회로실험 결과보고서6 Latch & Flip-Flop

최초 등록일
2017.03.09
최종 저작일
2016.03
5페이지/한글파일 한컴오피스
가격 1,500원 할인쿠폰받기
판매자mhs**** 2회 판매
다운로드
장바구니
자격시험 이용후기 이벤트

목차

없음

본문내용

74HC00을 이용하여 만든 R-S Latch 회로이다. Enable 단자가 달려있어서 C=1일 때, 작동하였다.
S에 High가 들어가면 Q가 High를 출력하고, R에 High가 들어가면 Q가 Low를 출력하였다.
하지만 S와 R 동시에 High가 들어가면 Set과 Reset을 동시에 하라는 입력이 되어버리므로 Undefined인 입력이다. 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.

<중략>

◌ 이번 실험의 목적은 Flip-Flop과 Latch의 개념을 숙지하고, 그 차이점에 대해 알아보는 것이었다. 또한 그 과정에서 여러 종류의 Flip-Flop, Latch를 구성해보고, 그 동작 특성에 대해 알아보았다.
그리고 이번 실험은 지금까지의 실험과는 그 성격이 달랐는데, 지금까지 구성해왔던 조합논리회로가 아닌 순차논리회로를 구성해보는 것이었다.
따라서 두 논리회로의 특성과 차이점을 알아보았고, 그 과정에서 클럭 신호의 개념에 대해서도 알게 되었다.

참고 자료

John F. Wakerly, DIGITAL DESIGN Principles and Practices Fourth Edition, PrenticeHall, 2007.
http://blog.naver.com/bethbang1004/140208395887
https://ko.wikipedia.org/wiki/%ED%81%B4%EB%9F%AD_%EC%8B%A0%ED%98%B8

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

mhs****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
69
ㆍ전체 판매량
105
ㆍ최근 3개월 판매량
8
ㆍ자료후기 점수
평균 A+
ㆍ자료문의 응답률
받은문의없음
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 아주대학교 논리회로실험 실험6 결과보고서 6페이지
      플롭 - 1. 실험 결과 실험 1 1) R-S Latch with ... 전혀 발생하지 않는다. 첫 번째 실험R-S Latch with ... 서약합니다. 과목명: 논리회로실험 EXPERIMENT 6 - 래치와 플립
    • 한글파일 아주대학교 논리회로실험 실험7 결과보고서 6페이지
      값이 전혀 발생하지 않는다. 첫 번째 실험R-S Latch with ... . 과목명: 논리회로실험 EXPERIMENT 7 - Shift Register ... Register R-S Latch with Enable 결선도 S=0, R=1
    • 한글파일 서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서 10페이지
      전자공학과, 디지털 논리회로 실험, 서강대학교, 2017 3) 74LS76 데이터 시트 ... 디지털논리회로실험 예비 보고서 [7주차] 실험 6. Flip-flops ... 엣지에서만 입력이 출력에 반영됨 3) SR latch S=R=0인 경우 현재의
    • 한글파일 실험6. 래치와 플립플롭(Latch & Flip-Flop) 예비보고서 11페이지
      -Flop) 4. 실험 과정 및 예상 결과 [PART 1] R-S Latch ... 30일 과목명: 논리 회로 실험 교수명: 이해영 교수님 학 번 ... 아닌 And Gate와 Nor Gate로 구성된 S-R Latch가 있다
    • 한글파일 아주대학교 논리회로실험 실험6 예비보고서 7페이지
      및 결과 예상 실험 1 R-S Latch with enable 회로 ... . 과목명: 논리회로실험 EXPERIMENT 6 - Decoder ... 구성하고 실험을 한다. 이 회로의 경우 위의 실험에서 R에 해당하는
    • 워드파일 논리회로설계실습-FSM-예비보고서 6페이지
      논리회로설계 실험 예비보고서 #9 실험 9. 순차회로 설계 - FSM ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 ... Glitch는 시스템에서의 일시적 오류를 일컫는 말이며 논리 회로
    • 파일확장자 아날로그및디지털회로설계실습예비보고서8-래치와 플립플롭 4페이지
      플립플롭 1. 실습목적 순차식 논리회로의 기본 소자인 래치와 플립 ... 상태도를 그린다. 입력 S 0 0 1 1 R 0 1 0 1 S’ 1 1 0 ... 가정하고 구한 진리표이다. (CLK = 0 이라면, S’과 R’이 항상
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    논리회로실험 결과보고서6  Latch &amp; Flip-Flop