06 논리회로설계실험 예비보고서(순차회로)

목차

1. 실험 목표
2. 예비 이론
3. 실험 내용
4. 출처 (Reference)
5. 고찰

본문내용

1. 실험 목표
래치와 플립플롭에 대해 이해한다. 각 각 어떤 종류의 래치와 플립플롭이 있는지 알아본다.
JK 플립플롭을 VHDL을 이용해 설계해본다.
레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터를 설계해본다.

2. 예비 이론
(1) latch
clock 입력을 갖지 않는 2진 기억소자이다. 기억 및 귀환 요소가 있어 플립플롭과 유사하지만 clock 입력이 없어 비동기식 순서논리회로이다.
종류는 S-R래치와 D래치가 있다.
- SR 래치
S(set) 및 R(reset)으로 된 2개의 입력과 0 및 0‘ 으로된 2개의 출력으로 구현

<중 략>

(2) Flip-Flop
클럭 입력을 갖는 2진 기억소자로 순차 회로의 기본요소이다. 래치와는 클럭을 갖는다는 점에서 차이가 있다. 플립플롭의 종류에는 SR 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭이 있다.
플립플롭의 상태 값은 현재 상태와 제어 입력에 의해 결정 되는데, 동일한 입력이라도 현재 상태에 따라 출력 및 다음 상태가 다르게 결정된다.

참고 자료

논리회로설계 수업자료 ‘순차회로설계’