"출력 전압"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 실험 전기회로설계실습 전자회로설계실습 atmega128 전기회로 아날로그 결과보고서 적분기 미분기 rlc 직렬공진 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"출력 전압" 검색결과 661-680 / 24,140건

[논리회로실험] 실험1. Basic Gates 예비보고서

(논리곱)- 입력 A,B, 출력 C 일 때 논리식 : C=A BULLET B- 출력 전압은 HIGT(1)일 때 참, LOW(0)일 때 거짓- AND 게이트의 두 입력 모두 참인 ... 경우에만 출력이 참ABC000010100111 3) OR gate (논리덧셈)- 입력 A,B, 출력 C 일 때 논리식 : C=A+B- 출력 전압은 HIGT(1)일 때 참, LOW(0 ... , 출력 B 일 때 논리식 : B= {bar{A}}- 인터버(inverter) 라고도 하며 사건의 반전을 의미- 유일하게 단일 입력을 가짐- 출력 전압은 HIGT(1)일 때 참, LOW

리포트 | 9페이지 | 1,500원 | 등록일 2023.05.27

다운로드 장바구니
판매자 표지

전기전자공학기초실험-직렬 및 병렬 다이오드 구조

하고, 다양한 다이오드 회로의 회로 전압을 계산하고 측정한다.2. PSpice를 이용하여 다이오드를 포함한 회로의 바이어스 점 해석을 수행한다.실험 소요 장비 : 계측기 - DMM ... 를 먼저 파악해야 한다. Si 다이오드(천이 전압 즉 점화 전위가 0.7V)에 대해서 다이오드가 on 상태가 되려면 다이오드 양단 전압은 그림 3-1(a)에 표시된 극성으로 적어도 ... 0.7V 가 되어야 한다. 다이오드 양단 전압이 일단 0.7V에 도달하면, 다이오드는 on이 되고 그림 3-1(b)와 같은 전기적인 등가회로를 갖는다. VD < 0.7V 또는

리포트 | 5페이지 | 2,000원 | 등록일 2023.02.09

다운로드 장바구니
판매자 표지

[전자회로]반파 전파 정류회로

가 주어졌을 때, 입력파형과 출력파형을 비교하면 출력전압의 주파수와 최대값은 입력전압의 주파수와 최대값이 같다. 정류기 중에서 입력신호의 반주기동안만 전류를 흐르게 하고 나머지 반 ... 주기 동안은 전류를 차단하는 형태가 반파정류기이다.? 전파정류회로- 전파정류는 변압기에서 임의의 출력전압이 같은 전원 즉 0V, 10V, 20V인 3가닥의 전선중 0V와 20V ... - 다이오드 브리지 혹은 브리지 정류기는 4개의 다이오드를 연결한 브리지 회로이다. 브리지 정류 다이오드는 어떠한 극성 전압이 입력되더라도 동일한 극성 전압을 출력한다. 가장 일반

리포트 | 4페이지 | 1,000원 | 등록일 2022.10.10

다운로드 장바구니
판매자 표지

Push-Pull Amplifier 설계 예비보고서

에서 +12 V까지 0.001 V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인 ... 하라.(B) 단계 (A) 에서 얻어진 transfer characteristic curve를 보면 입력전압의 절대 값이 특정 전압 이상이 되지 않으면 출력전압이 0에서 미동도 하지 ... 않는 Dead zone이 보인다. 이러한 현상을 발생하는 이유를 설명하라. =0 인 경우 두 BJT 모두 Cut-off 모드로 동작하므로 꺼져 있어 출력전압은 0이 된다.(C

리포트 | 7페이지 | 1,000원 | 등록일 2023.01.21

다운로드 장바구니
판매자 표지

(A+자료) 아날로그회로실험 텀프로젝트 OP-AMP를 이용한 차량 주차 안전 시스템

빨강, 노랑, 연두색 LED 각 1개 3. 사용한 부품 4. 관련 이론 단위 이득 플로어 입력의 2단자가 단락되어 있으므로 A=Vo/Vi=1이 되어서 출력전압이 입력전압을 그대로 ... 증폭률이 매우 큰 점을 이용하는 회로임. V _{i} 가 양의 값이면 V _{o} 에는 양의 전원전압이 출력되고 V _{i} 가 음의 값이면 V _{o} 에는 음의 전원전압이 출력 ... 741 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 가지고, 연산 증폭기는 두 입력단자 전압 간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있음. 이러한 연산

리포트 | 20페이지 | 3,000원 | 등록일 2023.01.16 | 수정일 2023.01.18

다운로드 장바구니
[예비보고서] 설계실습 9. 피드백 증폭기 (Feedback Amplifier)

전자회로 설계실습 예비보고서설계실습 9. 피드백 증폭기 (Feedback Amplifier)1. 목적피드백을 이용한 증폭기의 동작을 이해한다. 입력이 전압이고 출력도 전압인 ... Series-Shunt 구조의 피드백 증폭기와 입력이 전압이고 출력은 전류인 Series-Series 구조의 피드백 증폭기를 설계하고 실험한다.2. 준비물 및 유의사항Function ... V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 그려라.(B) 단계 3.1(A

리포트 | 7페이지 | 1,000원 | 등록일 2022.06.30

다운로드 장바구니
판매자 표지

학점A+) 물리학실험, 교류실험

) 브레드보드에서 축전기와 저항을 직렬로 연결하여 회로를 구성한다.2) 함수 발생기의 출력을 RC 회로의 양 끝에 연결(입력전압)하고, 오실로스코프의 입력단자는 저항의 양 끝에 연결(출력전압 ... )한다.3) 함수발생기 파형을 사인파로 설정하고, 전압의 폭은 1V로 설정한다.4) 함수발생기의 주파수를 변화시키면서 오실로스코프 상에 나타난 저항 양단의 출력 전압 진폭을 측정 ... 한다.5) 주파수(또는 각진동수)에 따른 입력 전압과 출력 전압의 관계를 그래프로 그려본다.② 저주파수 통과 여과기(LPF)③ 반파 정류 회로6. 측정결과① 고주파수 통과 여과기주파

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.12 | 수정일 2024.07.13

다운로드 장바구니
[보고서점수A+]한국기술교육대학교 전자회로실습 CH2. 반파정류와 전파정류 실험보고서

의 반파정류● 전원전압이 양(+)의 값을 가지더라도 문턱전압 이상이어야만 다이오드가 ON되어 전원전압이 문턱전압만큼의 전압강하를 뺀 전압이 부하의 출력전압으로 나타나게 된다 ... 으로써, 모든 주기에서 양(+)의 파형을 가지는 정류이다.① 이상적 다이오드의 반파정류- 교류회로에서 반파정류 출력전압 평균값● 윗 저항에 걸린 전압 vi1은 전원전압의 절반이 ... , vi2전압이 부하저항 양단에 걸린다.② 실제 다이오드의 전파정류● 전원전압이 부호와 관련없이 문턱전압 이상이어야만 문턱전압만큼의 전압강하를 뺀 전압이 부하의 출력전압으로 나타나

리포트 | 12페이지 | 1,500원 | 등록일 2023.03.27

다운로드 장바구니
판매자 표지

중앙대 전전 전자회로설계실습 예비보고서 Common Emitter Amp

>(I) Gain은 출력이 입력과 닮은꼴 일 때만 의미가 있다. 그러나 위와 같이 입력전압 이 20mVpp인 경우 출력파형이 왜곡(distortion) 되므로 gain의 의미가 없 ... 로 구한다. 이 저항과 function generator 출력저항 50Ω은 voltage divider가 되어 증폭기의 입력전압이 낮아지므로 overall voltage gain ... 은 작아지나 amplifier gain은 변하지 않는다.(2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE

리포트 | 11페이지 | 1,000원 | 등록일 2023.03.01 | 수정일 2024.03.06

다운로드 장바구니
[A+]전자회로설계실습 예비보고서 11

V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인하라.약 -0.7V~0.7V ... 의 절대 값이 특정전압이상이 되지 않으면 출력전압이 0에서 미동도 하지 않는 Dead zone이 보인다. 이러한 현상을 발생하는 이유를 설명하라. ... 하저을 100Ω으로 놓고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정하고서 DC 전압원의 값을 –12 V에서 +12 V까지 0.001

리포트 | 10페이지 | 1,000원 | 등록일 2024.02.18

다운로드 장바구니
판매자 표지

전자회로설계 BJT 증폭기(amplifier) 설계

.92예상과 같이 1, 2단을 합쳤을 때 전압이득이 1000에서 감소된 값이 출력됨을 확인할 수 있다. 위에서 언급한 바와 같이 2단 VDB Amp의 부하저항을 다시 조정하면서 원 ... 이 가능함을 확인할 수 있다.○ 각 단을 용량성 결합한 결과설계한 각 단을 용량성 결합을 통해 연결한 시뮬레이션 결과이다.전체 전압이득을 실제 입출력 파형을 통해 확인하면 다음 ... 한 전압이득 얻었음을 확인할 수 있다.입출력 전압 파형에 대한 위상차를 확인해보았을 때 위상차가 조금 존재하는데 이는 대역폭 설정을 통해 다시 수정하도록 한다.○ 대역폭 설정얻고자 하

리포트 | 34페이지 | 4,500원 | 등록일 2023.10.07

다운로드 장바구니
광운대학교 전기공학실험 실험1. 기본 측정실험 결과레포트 [참고용]

있는 값은 더 커진다. 위의 측정 값을 토대로 알 수 있는데, 측정범위가 60으로 바뀌었을 때는 약 220V의 전압을 측정하지 못하게 되므로 Error라는 값이 출력된다. 또한 ... upply의 출력 단자의 전압을 측정하며 전환 스위치를 DCV 최대 범위인 1000V에 맞추고 단계적으로 내려가며 측정되는 값을 기록한다.측정 범위(단위: V)DC 전원 출력 (단위 ... 는 오차는 DC 전원의 조작값은 0.01까지가 가장 세밀한 조절 부분이다. 여기서 실험자가 조절할 수 없는 전압값이 변했을 수도 있다. 하지만 DC전원의 출력을 낮추면 출력단자에 걸리

리포트 | 7페이지 | 1,500원 | 등록일 2023.12.29 | 수정일 2024.01.01

다운로드 장바구니
판매자 표지

전기회로설계실습 8장 예비보고서

을 하게 되면 10μs에서 저항전압은 0.632V가 되고 인덕터 전압은 0.368V가 된다.3.2 실험 3.1의 회로에서 Function generator 출력(CH1)과 인덕터 ... generator 출력(CH1)과 저항전압(CH2)을 동시에 관측할 수 있도록 회로와 오실로스코프의 연결 상태를 그려서 제출하라.3.4 3.3의 상태에서 Function generator의 출력 ... 로 흘러 인덕터에는 전류가 흐르지 않게 된다. 따라서 저항전압의 파형은 FG의 출력파형이 그대로 오실로스코프에 나타날 것이다.

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

[중앙대학교 3학년 1학기 전자회로설계실습] 결과보고서2 구매 시 절대 후회 없음(A+자료)

되는 전압이 15V 이상으로 높아질 수가 없다. 따라서 15V이하의 최대 출력 값이 나옴을 확인하였다.그리고 Offset을 측정하는 실험을 진행하였다. Gain이 다른 두 개 ... 입력전압이 인가되고 2ms뒤의V _{0}값이 보이도록 출력파형을 분석하였다. 이론 값과 비교하였다.-출력된 전압은 1.80V이고 오차율은 7.22%이다.1. 서론Op amp ... loop일 때 gain이 크기 때문에 전압이 크게 증폭될 거라 예상할 수 있지만, 이 출력은 power supply로 공급되는 전압이 15V 이상으로 높아질 수가 없다. 따라서 15

리포트 | 10페이지 | 1,000원 | 등록일 2023.08.28

다운로드 장바구니
판매자 표지

울산대학교 전자실험결과레포트 10장 공통 베이스 및 콜렉터 트랜지스터 증폭기

증폭기의 주파수 변화에 따른 전압이득과위상 변화표 10-5Av(무부하)Av(10k옴부하)ZiZ010.991974OMEGA8.67OMEGA그림 10-6 EF회로의 입력 및 출력 파형 ... .45V,`V _{i} =1.31V``,`V _{sig} =1.45V2. 검토 및 토의이번 실험은 공통 베이스와 공통 콜렉터 증폭기 회로들의 전압증폭과 입출력 임피던스를 측정 ... 을 향상시킨다.표 10-5에서 전압이득이 1배 증가한 것을 확인할 수 있는데 이는 입력 신호와 출력 신호의 크기가 9장에서 실험하는 공통 에미터 교류 전압과 다르게 전압이득이 낮

리포트 | 2페이지 | 1,000원 | 등록일 2023.11.14 | 수정일 2023.11.17

다운로드 장바구니
판매자 표지

실험 18_증폭기의 주파수 응답 특성 예비보고서

하는 출력 전류를 생성하는 역할을 하고,M _{1}의 트랜스컨덕턴스g _{m}이 전압 이득을 결정하게 된다.M _{2}의 출력 저항이 능동 부하 저항의 역할을 하고,M _{1}의 출력 ... 부하가 있는 공통 소오스 증폭기의 주파수 특성5 실험 절차1. [실험 16]의 실험 절차와 같이, 공통 소오스 증폭기의 입력-출력에 원하는 DC 전압 및 전압 이득이 나오게 하기 ... 간 전압 이득, 전체 전압 이득을 계산하시오.[그림 18-5]의 소신호 등가회로, , 전압이득 계산(2) 구현한 회로의 입력 저항R _{i}{} _{n}과 출력 저항R _{out

리포트 | 8페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
판매자 표지

18장(공통 베이스 및 이미터 플로어(공통 컬렉터)) 결과보고서

저항 도 근사하게 얻었다. CB 회로의 전압이득은 교재의 회로로는 이론 값 및 시뮬레이션 값에 근접하지 못한 28배를 얻어 입력단자와 출력단자의 커패시터를 15uF에서 100uF ... 하게 측정되었다.EF 회로 또한 회로의 커패시터를 15uF에서 100uF로 바꾸어 실험을 진행했다. 전압이득은 입력 2.08V, 출력 2.00V으로 1을 얻었다. 이론값 및 시뮬레이션값 ... 까지 입력전압을 줄여 출력 임피던스를 구했다. 으로 이론값과 시뮬레이션값과 근사하게 나왔으며 또한 이론처럼 CB 회로의 입력 임피던스(28) 과 근사한 것을 확인했다.실험내용1

리포트 | 11페이지 | 1,500원 | 등록일 2022.05.01 | 수정일 2022.07.17

다운로드 장바구니
전전설3 Diode 실험 3 정전압 회로와 리미터

이론 및 과정 개략 설명다이오드 정류회로를 통과한 출력은 리플이 크기 때문에 전압 레귤레이터를 이용해야 DC 전압을 만들어 낼 수 있다. 레귤레이터에서 중요한 특성 2가지는 다음 ... -voltage보다 커지면 다이오드가 turn-on 되어 출력이 다이오드의 cut-in-voltage로 제한되는 회로이다. 구성에 따라 출력 의 범위를 설정할 수 있으며 과전압 입력에 대한 보호 를 위해 많이 사용된다. ... A. 실험 목적본 실험에서는 다이오드를 이용한 전압 레귤레이터, 클림핑 회로, 클램핑 회로, Voltage Doubler, 논리 게이트를 구성하고 그 특성을 확인한다.B. 실험

리포트 | 9페이지 | 2,000원 | 등록일 2023.11.25

다운로드 장바구니
판매자 표지

OP-amp를 이용한 voltage follower' 회로 실험 결과 보고서

-inverting amplifier, voltage follower 회로들을 구성하고 입력전압(V _{in})과 출력전압(V _{out})을 비교함으로써 각 회로에서 Op amp의 작용 ... 지만 이 조건들은 2개의 golden rule에 의해서 요약될 수 있으며 이는 다음과 같다.1. 출력전압은 두 개의 입력전압의 차이를 0으로 만든다.2. 입력으로 들어가는 전류는 0이 ... 다.오늘 구성하는 회로들도 위의 golden rule에 의해서 출력전압과 입력전압의 관계를 구할 수 있다.이 실험에서는 8-pin DIP패키지안에 만들어진 OP07 op-amp

리포트 | 14페이지 | 2,500원 | 등록일 2024.02.01

다운로드 장바구니
판매자 표지

[결과보고서]중앙대학교전자회로설계실습 9주차 Feedback Amplifier 설계

저항 1kΩ, 부하저항 (RL=1kΩ)에 대해 입력전압을 0V 에서 6V 까지 1V 씩 증가시키며 출력 전압의 변화를 확인하고 기록한다. 이후 조교의 확인 sign 을 받는다.DC ... 하고, offset Voltage 를 0.5V 부터 0.5V 씩 증가시키며 출력전압을 살펴보았다. Offset Voltage 는 50Ω 에 걸리는 전압이 기준이므로 입력저항이 1kΩ인 것을 고려하면 실제로는 1V 부터 1V 씩 증가하는 입력전압을 주고있는것과 같다. 결과는 아래 표와 같다. ... power supply 의 채널 2 개는 +12V 와 -12V 로 설정하여 OPAMP 와 VDD 에 연결해 주었다.입력전압을 변화시키기 위해 채널이 하나 더 필요

리포트 | 6페이지 | 1,000원 | 등록일 2024.03.24

다운로드 장바구니

이전10개 29 30 31 32 333435 36 37 38 다음10개

파워링크

신청하기