• 통합검색(4,370)
  • 리포트(3,971)
  • 자기소개서(266)
  • 시험자료(82)
  • 논문(27)
  • 방송통신대(17)
  • 서식(4)
  • 이력서(1)
  • ppt테마(1)
  • 노하우(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전전설3 전전설1 시립대 전전설1 시립대멀티미터 전전설1 예비 통신공학실습 plc 시립대 전전컴
판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터실험" 검색결과 41-60 / 4,370건

  • 자료 표지
    전자전기컴퓨터설계실험3 - 예비레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)
    ) Digital Multimeter : 1 ea.(라) Function Generator : 1 ea.(마) Computer & Pspice program : 1 ea.(2) 실험에 필요 ... \t "-0.레포트 초록,1,-1.레포트 1.,1,-2.레포트 가.,2" Hyperlink \l "_Toc41357973" 1. Introduction (실험에 대한 소개 ... _Toc41357975 \h - 1 - Hyperlink \l "_Toc41357976" 2. Materials & Methods (실험 장비 및 재료와 실험 방법) PAGEREF
    리포트 | 11페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+
    대학교 전자전기컴퓨터설계실험2 실험 교안2) M.Morris Mano, Michael D. Ciletti. Digital Design with an Introduction to ... Pre-reportPeripherals날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 ... 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+
    Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 플립 ... more than one always block.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) 조합(c
    리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+
    . 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등 ... Pre-reportSchematic Design with Logic Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 이용 ... 들도 설계하기 부적합하다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) PROM, PAL, CPLD, FPGA에 대하
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab08(결과) / 2021년도(대면) / A+
    Post-reportPeripherals실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 7-segment, Piezo 등 ... 주변 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용 ... 한 Structural modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder
    리포트 | 17페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(결과) / 2021년도(대면) / A+
    Post-reportSequential Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 ... 하여야 제대로 된 동작을 한다.5. Conclusion- Verilog HDL 언어를 사용하여 Sequential Logic을 설계 및 실험할 수 있다. Behavioral level
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 - 결과레포트 - 실험06_ OP AMP(Active RC Filter) (A+)
    - Hyperlink \l "_Toc57289943" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57289943 \h - 1 - Hyperlink \l ... "_Toc57289946" 2. Materials & Methods (실험 장비 및 재료와 실험 방법) PAGEREF _Toc57289946 \h - 3 - Hyperlink \l ... - Hyperlink \l "_Toc57289949" 3. Results of this Lab (실험결과) PAGEREF _Toc57289949 \h - 5 - Hyperlink
    리포트 | 16페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 - 예비레포트 - 실험04-OP AMP(Basic Circuit) (A+)
    ) Function generator : 2 ea.(라) Computer & Pspice program : 1 ea.(마) Power Supply : 2ea.(2) 실험에 필요한 소자 목록 ... .레포트 1.,1,-2.레포트 가.,2" Hyperlink \l "_Toc57291392" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57291392 ... - 1 - Hyperlink \l "_Toc57291395" 2. Materials & Methods (실험 장비 및 재료와 실험 방법) PAGEREF _Toc57291395 \h
    리포트 | 14페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 - 예비레포트 - 실험11 - MOSFET(MOSFET Amplifier Circuit) (A+)
    -3" \h \z \t "-0.레포트 초록,1,-1.레포트 1.,1,-2.레포트 가.,2" Hyperlink \l "_Toc41955249" 1. Introduction (실험 ... Lab PAGEREF _Toc41955251 \h - 1 - Hyperlink \l "_Toc41955252" 2. Materials & Methods (실험 장비 및 재료와 실험 ... Results of this Lab (예상 실험 결과) PAGEREF _Toc41955255 \h - 5 - Hyperlink \l "_Toc41955256" 가. Pre-Lab 1
    리포트 | 14페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+
    multiplexer(MUX)의 형태이다.4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D. Ciletti(2016 ... Pre-reportCombinational Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론
    리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+
    diagramSource codeTestbench testbench 시뮬레이션 결과4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) 차재복(2019). 정보통신 ... Pre-reportSequential Logic 2날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+
    Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간 ... . Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of this lab(1) [실습 1] one-bit 반가산기를 if 문을 사용
    리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    pecified by the following Verilog description4. 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... Pre-reportBasic Gates in Verilog날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 ... 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    하였을 때 역시 결과는 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히 ... 고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a
    리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+
    적인 진리표의 값과 일치하는 것을 확인할 수 있다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael D ... 한다.나. 실험 이론(1) ASICa. ASIC의 이해- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL ... Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어
    리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+
    Configuration까지 수행해서 동작을 확인하였을 때의 결과는 역시나 이론적 진리표의 값과 동일했다.6. Reference1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M ... Post-reportCombinational Logic 2실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험(Encoder/Decoder, Mux/Demux 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험
    리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험3 - 결과레포트 - 실험11 - MOSFET(MOSFET Amplifier Circuit) (A+)
    , Devices) of this Lab(1) 실험에 필요한 장비 목록(가) 인두세트 : 1ea.(나) Computer & Pspice program : 1 ea.(다) Power Supply ... - Hyperlink \l "_Toc57290028" 1. Introduction (실험에 대한 소개) PAGEREF _Toc57290028 \h - 1 - Hyperlink ... "_Toc57290031" 2. Materials & Methods (실험 장비 및 재료와 실험 방법) PAGEREF _Toc57290031 \h - 2 - Hyperlink \l
    리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+
    Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... 하여 Combinational Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) Net 자료형a. Net 자료형: 소자간의 물리 ... 의 실행에 의해 좌변 variable에 값이 할당되는 소프트웨어적인 특성① 우변 수식의 event 발생과는 무관② 할당문들의 순서가 시뮬레이션 결과에 영향을 미칠 수 있음2. 실험
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab01(예비) / 2021년도(대면) / A+
    Pre-reportDesign with TTL Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적TTL의 특성을 이해하고 그를 활용하여 OR 게이트 논리 ... 회로, XOR 게이트 논리 회로, 반가산기 회로, 전가산기 회로를 설계 및 실험한다.나. 실험 이론(1) CMOS- CMOS(Complementary Metal Oxide ... /D)와 DAC(Digital-to-Analog Converter, D/A)이다.- 범용 디지털 컴퓨터가 디지털 시스템에서 가장 잘 알려진 예라 할 수 있으며, 또한 현재 대부분
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+
    Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... Logic을 설계 및 실험(Flip-Flop, Register, SIPO 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1 ... from more than one always block.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Result of this lab(1
    리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 07월 05일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:02 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기