"전자전기컴퓨터설계실험2"의 검색결과 입니다.

통합검색(1,566)
리포트(1,355)
자기소개서(165)
시험자료(23)
방송통신대(11)
논문(8)
서식(2)
이력서(1)
ppt테마(1)

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설1 전전설3 전전설2 7 시립대 논리회로 전전설1 예비 plc d플립플롭cadenc 디지털시스템실험

판매자 표지는 다운로드시 포함되지 않습니다.

"전자전기컴퓨터설계실험2" 검색결과 41-60 / 1,566건

[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 1주차 예비+결과(코드포함) TTL_gates_Lab_on_Breadboard

가. 실험목표1) OR, XOR 게이트의 동작을 이해하고, 직접 회로를 구성하여 동작 결과를 확인한다.2) 논리 게이트를 적절히 활용하여 반가산기를 구현하여, 반가산기의 진리표 ... 와 실제동작을 비교 및 이해한다.나. 이론적배경1) OR Gate: 입력 중 하나라도 1이 되면 결과가 1이 되는 논리 연산이다. 즉 출력은 논리 입력의 합과 같다.2)7432은 4 ... 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다. 6)실험 유의사항

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 (결과레포트와 예비레포트 동시에) 1주차 Lab01 TTL gates Lab on Breadboard

전자전기컴퓨터공학부 설계 및 실험2Post Lab-01TTL gates Lab on Breadboard실 험 날 짜학 번이 름목차1. 실험 목적 ... TTL을 이용하여 OR 게이트, XOR게이트, 반가산기, 전가산기 논리회로 실험 및 설계를 진행한다.2. 배경이론1) OR 게이트 논리 회로- 입력 중 어느 하나라도 1이 되면 결과 ... 에 회로를 구성한다.(2) TTL(7486 XOR Gate IC)에 전원을 연결한 후 스위치를 사용하여 회로의 동작(LED)을 본다.(3) 실제 실험 결과를 시뮬레이션 결과와 진리표

리포트 | 23페이지 | 3,000원 | 등록일 2020.07.27

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 9주차 예비+결과(코드포함) Application_Design_II Text-LCD Control.

I.INTRODUCTION본 실험은 Text LCD에 대한 이해를 바탕으로 Text LCD를 직접 설계 및 구현하여 원하는 텍스트를 LCD에 띄우는 것을 목표로 한다. 본 결과 ... 한 부분이다. 두 번째 부분은 Fig. 2와 같이 clk을 1/10으로 분주해주는 분주기를 설계한 부분이다. clk로 1kHz를 사용하는데 이 분주기를 구현함으로써 LCD에 필요 ... 보고서에서는 설계 및 구현한 Text LCD의 코드에 대한 설명과 시뮬레이션 결과에 대한 보고 및 검증을 진행할 예정이다.II.Text LCD 설계 결과 보고A.Codea)Text

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 5주차 예비+결과(코드포함) Combinational_Logic_Design_II Decoder, Encoder and MUX

을 수행할 수 있다.2.4:1 MUX마찬가지로 TABLE III는 설계한 4:1 MUX의 시뮬레이션 결과와 예상 결과를 비교하여 실험의 정확성을 판단한 표이다. TALBE IV ... 가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-Decoder, Encoder, MUX의 구성과 작동 방식을 이해 및 설계한다.나.실험결과 ... 된다. 결과의 정확성 검증은 결론에서 다룰 예정이다.2.4:1 MUX 예비보고서에서는 2-bits 4:1 MUX를 설계했으나, 1-bit 4:1 MUX로 시뮬레이션을 다시 수행하였다.코드

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-감산기와 비교기의 구조 및 동작을 이해 및 확인한다.나. 실험결과1.Full ... 다.2.4-bits Subtractor아래 그림은 예비보고서에서 설계했던 4비트 전감산기의 시뮬레이션 결과이다. 입력이 각각 4비트 이기 때문에 모든 경우의 수를 확인할 수 없 ... 보고서에서 정리한 감산기의 예상 결과표는 아래와 같고, 이를 바탕으로 실제 실험 결과와 비교한 표는 그 아래에 작성하였다.2.4-bits Subtractor 아래 표는 시뮬레이션

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre Lab-08Peripherals(7-segment and Piezo Control)실 험 날 짜학 번이 름목차1. 실험 목적 ... 에 따라 변하는 내용들을 잘 숙지하고 실험을 해야 원하는 결과를 얻을 수 있으리라 예상된다.6. 참고 문헌전자전기컴퓨터설계실험2 교안 Hyperlink "https ... 실험에서는 Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 직접 설계하고 실험하여 실제 어떻게 응용되어 사용될 수 있는지 알아보

리포트 | 18페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 결과 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Post Lab-08Peripherals(7-segment and Piezo Control)실 험 날 짜학 번이 름목차1. 실험 결과 ... 이 더 많아서 각각의 경우를 잘 알고 설계할 줄 알아야 오류없이 원하는 값을 얻을 수 있었다.4. 참고문헌전자전기컴퓨터설계실험2 교안PAGE \* MERGEFORMAT2 ... ··········································241. 실험 결과(1) 실습1설계 조건4-bit up counter의 출력 값을 single FND에 표시1. up counter 설계2. static 7 s

리포트 | 24페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

다운로드 장바구니
[전자전기컴퓨터설계실험2] (코드txt추가) [이거 하나면 끝 !!] A+ 서울시립대학교 전전설2 파이널 프로젝트 공학용계산기 결과(코드파일 포함)

I.INTRODUCTION본 보고서는 최종 프로젝트 주제인 공학용 계산기의 설계에 대한 방법과 결과에 대한 보고서이다. 총 10가지 기능을 구현한 논리의 방식을 소개한 뒤, 임의 ... _input1과 minus_input2를 통해 입력한다. 0이면 양수, 1이면 음수를 나타낸다. 출력도 마찬가지로 다른 연산과 다르게 음수일 경우, 시뮬레이션에서는 결과의 절대값이 나타나 ... , n제곱근n제곱 연산은 〖input1〗^input2을 출력하며, input1은 음과 양의 정수가 가능하며, input2는 양의 정수만 가능하다.펙토리얼 연산은 (input1)!을 출력하며, input1은 양의 정수만 입력이 가능하다.

리포트 | 8페이지 | 15,000원 | 등록일 2021.03.26 | 수정일 2024.03.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

I.INTRODUCTION본 실험은 7-segment와 dynamic 7-segment, 그리고 PIEZO buzzer를 설계한다. 7-segment에 사용되는 decoder ... 를 설계해보고, 이러한 이해를 바탕으로 3개의 7-segment로 구성된 동적 7-segment를 설계한다. 그리고 마지막으로 PIEZO buzzer를 설계함으로써 verilog 코드 ... 를 통한 응용을 학습한다.II.7-Segment, Piezo buzzer, dynamic 7-segment 설계A.Codea)Piezo buzzer- Piezo를 설계한 code

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계 ... 한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Vending machine 설계 code 및 Simulation 결과A.CodeA Part

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 6주차 예비+결과(코드포함) Sequential_Logic_Design_I Flip-Flop, Register and SIPO

Abstract Flip-Flop을 사용하여 clock divider를 설계한다. 1/2, 1/4, 1/5 divider를 설계하고, Master Slave 1bit JK ... .INTRODUCTION본 실험은 D Flip Flop을 활용한 1/2 Clock Divider, 1/4 Clock Divider, 1/5 Clock Divider, Master ... .1/2 Clock Divider- 1/2 Clock Divider의 설계 code는 Fig.1 및 Fig.2과 같다. Fig.1에서 D Flip Flop을 구현하고, Fig.2

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (10) Final Project

Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 ... 1] 디지털 시계에서 구현할 기능2. 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술 ... . Finite State Machine유한 상태 기계(finite-state machine, 이하 FSM)는 컴퓨터 프로그램과 전자 논리 회로를 설계하는 데 쓰이는 수학적 모델이

리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux

Encoder and Muxpost-lab reportEncoder and Muxpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명 ... 모델링으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Encoder부호화(encoding)란 정보의 형태 ... 제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Encoder (03)2.2. Decoder (03)2.3. Multiplexer (04)2

리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Adder (03)2.1.1 ... . 본론 (06)1. 실험 장비 (06)2. 실험 방법 (07)2.1. Half Adder (07)2.2. Full Adder (14)2.3. 4-bit Adder (21)2.4. 4 ... -bit Comparator (28)3. 실험 결과 (29)3.1. Half Adder (29)3.2. Full Adder (33)3.3. 4-bit Adder (44)3.4. 4

리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... . 실험 이론2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 ... Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론(03)2.1. TTL (03)2.2. OR Gate ... TTL Gates Lab on Breadboardpost-lab reportTTL Gates Lab on Breadboard(1주차)post-lab report과목명전자전기컴퓨터 ... (03)2.3. XOR Gate (04)2.4. Adder (06)Ⅱ. 본론 (08)1. 실험 장비 (08)2. 실험 방법 (10)2.1. OR Gate (10)2.2. XOR

리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (2) HBE COMBO II SE VerilogHDL Lab

자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... report2.1. HDL전자공학에서 하드웨어 기술 언어(Hardware Description Language)는 전자회로를 정밀하게 기술하는 데 사용하는 컴퓨터 언어이다. 흔히 HDL이 ... . Xilinx (03)Ⅱ. 본론 (04)1. 실험 장비 (04)1.1. New Project (04)1.2. Schematic Design (05)1.3. HDL Source (05)1.4

리포트 | 28페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
전전설2 파이널 프로젝트 디지털시계 (전자전기컴퓨터설계2 실험 파이널 프로젝트)

TIMEreg [4:0] HOUR;reg [5:0] MIN;reg [5:0] SEC;reg [2:0] DAY;reg [3:0] HOUR_ONE;reg [3:0] MIN_ONE;reg ... ,ENTRY_MODE = 4'b0010,DISP_ON_OFF = 4'b0011,LINE1 = 4'b0100,LINE2 = 4'b0101,LINE3 = 4'b0110,DELAY_T = 4 ... : if (CNT == 150) STATE = LINE1;LINE1 : if (CNT == 19) STATE = LINE2;LINE2 : if (CNT == 19) STATE

리포트 | 73페이지 | 5,000원 | 등록일 2019.11.09

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. Combinational Logic (03)2 ... Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계 ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Combinational Logic디지털 회로 이론에서 조합

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

7-Segment and PIEZO Controlpost-lab report7-Segment and PIEZO Controlpost-lab report과목명전자전기컴퓨터설계실험2 ... 담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. 7-Segment (03)2.2 PIEZO (04 ... 으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. 7-Segment7-세그먼트 표시 장치(seven-segment

리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

문서 초안을 생성해주는 EasyAI

안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.

저는 아래와 같이 작업을 도와드립니다.

- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.

- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.

- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!

이런 주제들을 입력해 보세요.

- 유아에게 적합한 문학작품의 기준과 특성

- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요

- 작별인사 독후감