• 통합검색(15,369)
  • 리포트(12,538)
  • 논문(1,765)
  • 자기소개서(544)
  • 시험자료(371)
  • 방송통신대(126)
  • 서식(11)
  • 이력서(8)
  • ppt테마(6)
판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 481-500 / 15,369건

  • 중앙대 [전기회로 설계 및 실습] 13. 발전기와 변압기의 특성측정방법설계 (예비 & 결과)
    1. 목적: 인덕터의 동작원리인 Faraday's Law를 실험적으로 확인하고 이를 통하여 발전기, 인덕터, 변압기를 실험적으로 이해한다. 발전기와 변압기의 코일저항의 효과를 실험적으로 확인하고 변압기의 주파수응답을 실험하여 이해한다. 임피던스정합 소자로서의 변압기를 ..
    리포트 | 4페이지 | 2,000원 | 등록일 2016.12.21
  • RC AND RL회로 예비 레포트
    1. 실험 제목RC Time constant & Voltage relationships in a series RL circuits2. 실험 목적① 저항을 통하여 캐패시터가 충전 ... /방전 되는 시간을 실험적으로 결정한다.② RL회로의 임피던스 Z는 임을 실험적으로 증명한다.③ 임피던스, 저항, 유도성 리액턴스, 위상과의 관계를 조사한다.④ RL회로에서 인가전압 ... 캐패시터의 전하 Q는 캐패시턴스 C와 인가전압 V의 곱인 로 표현된다.시정수 : 인가전압의 63.2%까지 캐패시터를 충전하는데 필요한 시간(상대값)RC회로의 시정수 캐패시터가 충전
    리포트 | 6페이지 | 1,500원 | 등록일 2008.06.23
  • 전기회로 실험(캐패시터의 전압분배, 직렬 RL&RC회로 전압관계) 보고서, 실험 data+그래프+분석+고찰 포함
    비슷하였습니다.2. 실험고찰1) 캐패시터의 전압분배회로에서 인가전압과 각 캐패시터에 걸린 전압의 관계를 설명하시오.캐패시터를 직렬로 연결한 회로에서 각 캐패시터에 걸린 전압의 크기 ... 는 그 캐패시터의 리액턴스와 회로내의 전류의 곱이다.(V _{X} =I TIMES X _{C _{X}} ) 하지만 문제에서 각 캐패시터에 걸린 전압과 인가전압의 관계를 설명하라고 ... 해서 보면 캐패시턴스에 걸린 전압의 합은 인가 전압과 같다는 결과를 알 수 있다. 표를 보면, 인가 전압은 5Vac이고 , 표 41-2의 각 회로에서 캐패시터에 걸리는 전압들의 합
    리포트 | 8페이지 | 1,500원 | 등록일 2018.06.24 | 수정일 2018.06.27
  • 전자회로 CE & CASCODE 과제 설계 레포트
    문제 -1 CE 증폭기 psipce 실험 과정 회로도문제 -1 CE 증폭기 psipce 실험 과정 BJT 설정값문제 -1 CE 증폭기 psipce 실험 과정 Bias Point ... pspice 실험 과정 회로도문제 -2 Cascode pspice 실험 과정 BJT 설정값문제 -2 Cascode pspice 실험 과정 Bias Point analysis ... 과 손으로 시뮬결과의 포인터를 찍기 때문에 정밀한 작업이 어렸웠지만 근소한 차이로 이론값과 비슷하게 도출할 수 있었다 . 그리고 이번 전자회로 시뮬레이션 홈워크는 많은 시간과 주변
    리포트 | 21페이지 | 1,000원 | 등록일 2010.06.05
  • 기초회로실험 예비 - Thevenin & Norton 정리 [2013년 성균관대]
    1. 실험 목적Thevenin - Norton의 정리에서 등가회로의 개념을 이해하고, 이것을 회로 해석에 응용한다. 직·병렬 회로의 해석에 있어 Thevenin 등가전압과 등가 ... ) 1대저항 (100Ω, 220Ω, 240Ω, 470Ω, 1kΩ, 1.2kΩ, 2.2kΩ, 3kΩ, 4.7kΩ 각각 1개씩)가변저항 10kΩ 1개3. 기초 이론복잡한 회로망에서 어느 ... . Thevenin의 이름에서 유래된 테브닌의 정리는 아무리 복잡한 회로일지라도 한 개의 독립 전압원과 한 개의 저항이 직렬연결로 변환될 수 있다는 것이다. 미국의 과학자 E. N
    리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05
  • 아주대 논리회로실험 실험예비7 복호기와 부호기 (Decoder & Encoder)
    실험 7. 복호기와 부호기 (Decoder & Encoder) 예비보고서● 이론(1) 복호화(Decoding)2진수를 10진수로 바꿔주는 것으로 카운트 상태를 AND gate ... ) 신호와 같은 성분이므로 필터를 통하여 연속된 원래의 아날로그 신호로 변환한다. 통상의 부호화와 복호화는 하나의 칩으로 구성된 인터페이스 집적 회로(IC) 등을 이용한다.(2) 복호기 ... (Decoder)컴퓨터 내부에서 디지털로 코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꿔주는 컴퓨터 회로로 인코더의 반대개념으로 디코더라고도 하고 데이터를 본래 형태
    리포트 | 12페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03
  • [아주대] 논리회로실험 6장 결과(Latch & Flip-Flop)
    었다.공급전류원PROCEDURES & RESULTS위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 1 ... The Resulting ReportExperiment 6 ? Latch & Flip-FlopOBJECTIVES실험을 통해 R-S flip-flop, D-flip-flop, J ... -K flip-flop 회로를 직접 구현해보아 원리와 동작을 이해할 수 있었고, logic gate를 통해 만든 flip-flop회로와 실제 flip-flop소자를 비교할 수 있
    리포트 | 8페이지 | 2,000원 | 등록일 2013.09.25
  • [기초회로실험] OP-Amp실험 (가산기 & 감산기) 예비 레포트
    01 실험 목적op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용 ... 을 확인한다.02 실험 준비물① 멀티 미터 1대한 대를 가지고 회로의 저항, 전압, 전류 등 두 가지 이상의 양을 측정할 수 있는 기기.[출처] 멀티미터 | 컴퓨터인터넷IT용어대 ... 를 관측한다.[출처] 오실로스코프 | 두산백과④ 함수 발생기 1대아날로그 컴퓨터에서 입력에 대하여 그 함수를 발생하는 비선형(nonlinear) 연산 요소. 회로 측정기, 아날로그
    리포트 | 8페이지 | 1,500원 | 등록일 2014.03.21
  • [아주대] 논리회로실험 3장 결과(가산기 & 감산기)
    ( 반가산기 )회로도실험 예상 진리표INPUTOUTPUTABSC*************101실제 실험 결과 & 사진 ... INPUTALLHHBLHLHOUTPUTSLHHLCLLLHPICTURE반가산기는 회로도에서 보이는 것처럼 XOR gate(74HC86) 하나와 AND gate(74HC08) 하나를 사용해서 구성하였다. 뒷자리에서 가져가는 자리 올림 값이 없 ... }00000001100101001101100101010111001위 회로도에서와 같이 XOR gate(74HC86)와 AND gate(74HC08)를 이용한 반가산기 두 개와 OR gate(74HC32)를 이용해서 구성하였다. OR gate
    리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15
  • [아주대] 논리회로실험 3장 예비(가산기 & 감산기)
    라 하고 상위 합의 비트를 carry-out이라 한다. 반가산기는 두 개의 2진수 덧셈을 위해 XOR gate 하나와 AND gate 하나로 만든 회로이다. XOR gate와 AND ... -sum, AND gate의 출력 C는 2진수의 자리 올림 값 carry-out을 표시하여 2진수 덧셈을 구현한 회로이다.출력의 Boolean Equation은S`=`A OPLUS ... Experiment 3 가산기 & 감산기OBJECTIVES- Logic gate들을 이용하여 가산기와 감산기를 만들어 보고, 가산기와 감산기의 동작원리와 구조를 이해한다.반가산기
    리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25
  • 아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)
    실험 3. 가산기와 감산기(Adder & Subtractor) 결과보고서● 실험 결과 분석실험 1 : 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.(0,0) 일때 ... 실험으로 위의 진리표에서 알 수 있듯이 실험에서 구성한 회로 가 이론상의 반가산기의 결과와 정확히 일치했다. 결과를 보면 1+1을 했을 때 C(carry)는 1의 출력 을 S(s ... 라는 3번째 Input을 두 번째단의 반가산기를 통해 3-Input 상태의 합을 계산할 수 있는 3-Input adder 회로를 구성할 수 있었다. 또한 앞에서와 같이 S는 최하
    리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03
  • 아주대 논리회로실험 실험예비6 시프트레지스터와 카운터 (Shift Register & Counter)
    실험 6. 시프트레지스터와 카운터(Shift Register & Counter) 예비보고서● 이론(1) 레지스터◆ 플립플롭의 집합◆ n비트 레지스터 => n개의 플립플롭(2 ... 된 순환형(4) 카운터◆ 계수능력을 갖는 회로◆ 입력에 들어오는 펄스의 수를 계수 함으로서 컴퓨터가 여러 가지 동작을 수행 하는 데에 필요한 타이밍 신호 (timing signal ... 하한다. 동기식 회로보다 회로구성이 간단하지만 각 단을 통과할 때 마다 지연시간이 누적되어 전달지연이 커지는 단점을 가진다. 그러므로 고속 카운터, 매우 높은 주파수, 비트수가 많
    리포트 | 11페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03
  • [기초회로실험] OP-Amp실험 (가산기 & 감산기) 결과 레포트
    01 실험 진행 및 결과3. 가산기(1) 그림 9-4의 회로도를 결선하라.(R1 = 1kΩ, R2 = 1kΩ, R3 = 1kΩ, R4 = 1kΩ, V1 = 5V, V2 = 1V ... -13.09)} over {-13} TIMES 100%`#=`-0.69%4. 감산기(1) 그림 9-5의 회로도를 결선하라.(R1 = 1kΩ, R2 = 1kΩ, V1 = 5V, V2 ... #=`-0.17%02 시뮬레이션3. 가산기시뮬레이션을 위해 아래와 같이 회로를 구성한다.R4가 1kΩ일 때 그래프는 아래와 같다.R4가 1.5kΩ일 때도 위의 그래프들처럼 확인
    리포트 | 6페이지 | 1,500원 | 등록일 2014.03.21
  • 기초회로실험[결과보고서] 9 (가산기&감산기)
    - 9. OP-AMP 증폭실험(가산기/감산기)실험결과(데이터) 및 분석가산기[그림 9-1] 가산증폭기 회로도(R1=1kΩ, R2=1kΩ, R3=1kΩ , R4=1kΩ , V1=5 ... [V], V2=1[V], V3=0.5[V])위 그림과 같은 가산기 회로를 구성하고 V-, V+에 각각 (-15V), 15V의 전압을 공급하였다. 그리고 R4의 값을 바꾸어 가 ... ] R4 = 2kΩ감산기[그림 9-5] 감산증폭기 회로도(R1=1kΩ, R2=1kΩ, V1=5[V], V2=3[V])위 그림과 같은 감산기 회로를 구성하고 이번에는 R2의 값을 바꾸
    리포트 | 7페이지 | 1,000원 | 등록일 2013.01.15
  • [아주대] 논리회로실험 6장 예비(Latch & Flip-Flop)
    Experiment 6 Latch & Flip-FlopOBJECTIVES실험을 통해 여러 가지의 flip-flop 회로를 구성하고 filp-flop의 동작과 원리를 알아본다 ... 이 달라지는 회로를 말한다. enable입력이 없게 되면 Reset입력과 Set입력이 달라져도 출력은 이전의 상태를 계속 유지하게 된다. enable입력이 들어갈 때는 Reset ... 입력과 Set입력에 따라 출력이 달라지게 되는데, 모두 0으로 입력이 걸리게 되면 출력은 이전의 상태를 계속 유지한다. 회로의 구조에 따라 enable일 때 Set은 0이고
    리포트 | 10페이지 | 2,000원 | 등록일 2013.09.25
  • [논리회로실험] Mux and Demux (예비)
    회로도의 AND gate, OR gate와 Inverter를 결선하여 2x1 Mux를 설계해 보시오.※ 도움말 : AND 게이트와 OR 게이트의 bit mask 기능은 다음과 같 ... , 74HC139 1개3. 실험관련 이론1) 3상태 버퍼(3Stated Buffer)지금까지 논리회로는 출력으로 반드시 "1"또는 "0" 이외에는 "하이 임피던스"나 "플로팅 ... X1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E가 enable 입력이고 S0, S1은 선택입력, 그리고 D0~D3이 4개의 데이터
    리포트 | 10페이지 | 1,500원 | 등록일 2009.03.20
  • 아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)
    실험 3. 가산기와 감산기(Adder & Subtractor) 예비보고서● 이론(1) 반가산기(Half adder)두 개의 2진수를 더하여 합(Sum) S 와 자리 올림 ... (Carry) C를 출력하는 조합논리 회로입력출력xyCS0*************10(2) 전가산기(Full adder)두 개의 2진수와 아랫자리의 자리 올림을 더하여 합(Sum) S ... 와 자리 올림(Carry) C를 출력하는 조합논리 회로입력출력xyzCS0000000101010010111010001101101101011111(3) 반감산기(Half-s
    리포트 | 8페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03
  • 기초회로 실험 예비 중첩 & 가역정리
    예비레포트 실험 7 : 중첩의 정리와 가역정리중첩의 정리와 가역정리1. 실험목적‘실험 7 : 중첩의 정리와 가역정리’에서는 주어진 회로가 다중전압원과 같이 복잡하게 구성되어있 ... 을 때, 이를 효과적이고 간략하게 등가 변환하여 회로를 해석하는 방법에 대해 알아보고, 이를 실제로 확인하는 실험이다.2. 기구 및 실험장치1. 멀티미터(전류 측정)---------- ... superposition)중첩의 원리는 둘 이상의 전원을 포함하는 선형회로내에서 임의의 지점의 전류나 임의의 두점 사이의 전압은 각각의 전원이 개별적으로 적용될 때 나타내는 전류
    리포트 | 8페이지 | 1,000원 | 등록일 2010.04.07
  • [A+ 결과보고서] 아주대 논리회로실험 실험4 '멀티플렉서 & 디멀티플렉서'
    를 이용하여 데이터를 선택하는 역할이다. S1, S0가 각각 0,0일때는 회로도에서 맨 윗부분의 AND를 지나는 입력을 출력하게되는것이고, 0,1 일때는 두 번째, 1,0일때는 세 번 ... (MUX)는 여러 개의 입력 중 원하는 입력을 출력으로 내보내는 데이터 선택기이다. 이번 실험에서 S1, S0의 역할은 4가지 입력 중 원하는 입력을 출력할수있도록 AND게이트 ... 째, 1,1일때는 4번째 AND게이트를 지나는 입력을 출력했다.- 인버터와 AND게이트로 구성하는 멀티플렉서와 멀티플렉서 IC 두 개를 실험하였는데, 두가지 결과가 모두 같은 결과
    리포트 | 6페이지 | 1,000원 | 등록일 2015.03.27
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 07일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:36 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감