"AND회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설3 전전설2 atmega128 디지털 계산기 and 회로 bjt 증폭기 전자회로 111 detector de2보드 fpga

판매자 표지는 다운로드시 포함되지 않습니다.

"AND회로" 검색결과 381-400 / 15,369건

기초회로실험2 Lab 3. Zener Diodes &Voltage Bias Control

Lab 3. Zener Diodes &Voltage Bias Control 결과보고서1. 서론Zener diode란, 정전압 다이오드라는 뜻으로, 일정한 전압을 얻을 목적 ... 의 zener diode로 이루어진 회로를 가지고 실험을 하였다.실험 과정은 다음과 같다. 우선 zener diode의 양단 voltage Vab가 [Table 4-1]과 같이 되 ... ]이 실험에서는 470Ω 저항과, forward 방향의 zener diode로 이루어진 회로를 가지고 실험을 하였다. 실험 과정은 [실험 1]에서와 동일하게, 우선 zener diode

리포트 | 5페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
기초회로실험 RC RL RLC impedance&power

RC, RL, RLC Impedance & Power1.서론저항을 포함한 교류회로에서의 교류 전류의 흐름을 방해하는 정도를 임피던스(Impedance)라 하고 Z로 표시한다. 이 ... 로 연결된 교류회로에 대하여 분석해보자. 저항 소자의 전압을 V(R)이라 하고, 전류를 I(R), 리액턴스 소자의 전압을 V(x), 전류를 I(x)라 하면 저항 소자와 리액턴스 소자 ... 옴의 법칙을 쓰면 Z^2=R^2+X^2이다.리액턴스가 캐패시터일 때 X=X(c)=1/2πfc가 성립하고, 인덕터일 때는 X=X(L)=2πfL이다. RLC 직렬회로인 경우 X=2π

리포트 | 3페이지 | 1,000원 | 등록일 2017.05.25

다운로드 장바구니
(logisim)mod-8counter를 이용한 잭팟 논리회로&보고서

"(logisim)mod-8counter를 이용한 잭팟 논리회로&보고서"에 대한 내용입니다.

리포트 | 1,500원 | 등록일 2019.11.10

다운로드 장바구니
홍익대학교 전자회로실험 실험3 공통 게이트 증폭기 & 트랜지스터 스위치 결과&예비보고서

-실험목적N채널 2전원 바이어스된 공통 게이트 JFET 증폭기의 직류 및 교류특성을 조사한다.-실험순서1. 2전원 바이어스 공통 게이트 증폭기(1) 그림 18-4의 회로를 결선 ... 로 나타나고 있다. 회로의 직류 바이어스 전압측정은 이론값과 유사하게 측정 되었기 때문에 아무래도 증폭에 대한 오차는 기본적으로 저항값이 다르다는 점과 커패시턴스에 있다고 생각한다. 특히

리포트 | 12페이지 | 5,000원 | 등록일 2020.01.06

다운로드 장바구니
논리회로실험. 실험 5. Decoder & Encoder

수님der실험 결과실험1. 2X4 Decoder1. 예비보고서의 결선도와 실제 회로 비교- 74HC08에는 4개의 AND 게이트가 있어 74HC08 1개와 74HC04 1개를 사용 ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015. 10. 09과목명: 논리회로실험(결과보고서)교수명: 최연익교 ... 해 회로를 구성했다.- 맨 좌측 빨간색선은D _{1}, 주황색선은D _{2}- LED 맨위 빨간색선부터 아래로A _{1},A _{2},A _{3},A _{4}으로 배치되어있다.(예비

리포트 | 11페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리회로실험. 실험4. Multiplexer & Demultiplexer

D다음과 같다.Active Low회로를 구성하기 위해선 NOT과 AND게이트로 구성한 멀티플렉서와 다르게 NOT와 NAND게이트로 회로를 구성한다. 부울 대수식으로 표현하면Y ... 한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.09과목명: 논리회로실험(결과보고서)교수명: 최연익교수님 ... 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용해 다음 회로와 같이 구성한다.E-enable 입력,S _{0},S _{1}은 선택입력,D _{0}~D _{3

리포트 | 9페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리회로실험 결과보고서4 Multiplexer & Demultiplexer

은 Triple-INPUT AND Gate이다. 회로 구성을 보면 왜 디멀티플렉싱 기능이 있는지 알 수 있는데, S0와 S1의 값이 AND Gate의 입력으로 모두 high가 들어가는 부분 ... 4. Multiplexer & Demultiplexer실험 과정 및 결과Part 1. Multiplexer(a)INPUTOUTPUTES1S0D3D2D1D0Y1XXXXXX ... Multiplexer 회로를 구성해보는 것이었다. 74HC20은 4-INPUT NAND Gate이다. 회로 구성을 보면 왜 멀티플렉싱 기능이 있는지 알 수 있는데, S0와 S1의 값이 첫 번

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험 결과보고서5 Decoder & Encoder

5. Decoder & Encoder실험 과정 및 결과Part 1. 2×4 DecoderINPUTOUTPUTSW1SW2D1D2D3D*************100010111000이 ... 실험은 74HC11과 74HC08를 이용하여 2×4 Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상했던 것과 일치하였고, 회로 결선도 또한 실제 회로 ... 실험은 74HC42를 이용하여 BCD to Decimal Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
기초회로실험2 프리레포트 Lab 1. Zener Diodes & Voltage Bias Control

Lab 1. Zener Diodes & Voltage Bias ControlZener Diode V-I Characteristics Reverse-bias modeZener ... Diode V-I Characteristics Forward-bias modeZener-diode voltage control2017-1학기_기초회로실험ⅡPAGE \* MERGEFORMAT2

리포트 | 2페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
클리퍼(Clipper) & 클램퍼(Clampper) 발표 자료 (기초회로실험2)

클리퍼 클램퍼 전자공학과 201111 전자공학과 201211 전자공학과 201310 전자공학과 201512목차 1 . 실험 목적 2 . 실험 부품 3. 실험 이론 - 클리퍼 회로 ... - 클램퍼 회로 4 . 실험 절차 및 시뮬레이션실험 목적 다이오드를 이용한 클리퍼와 클램퍼의 동작원리를 이해한다 . 클램퍼 회로를 이용하여 보호회로를 구현할 수 있음을 안다 ... (Clipper) 회로 • 교류입력전압 파형을 특정한 기준전압 이상만 출력 또는 이하만 출력으로 나타나게 하는 회로 • 교류신호의 끝단을 맞추기 위해서 또는 기준 레벨에 교류전압을 제한

리포트 | 23페이지 | 1,000원 | 등록일 2017.11.01 | 수정일 2018.06.17

다운로드 장바구니
전자회로실험) 결과보고서7. 클리퍼& 클램퍼

결과보고서실험7. 클리퍼 & 클램퍼1. 결과보고사항(1) 직렬 클리퍼 회로입력파형 실험회로 출력파형(2) 병렬 클리퍼 회로입력파형 실험회로 출력파형(3) 클램퍼 회로입력파형 실험 ... 회로 출력파형2. 검토사항 및 논의1. 직렬클리퍼 회로와 병렬 클리퍼 회로의 실제 출력 전압 및 파형이 이론과 다른점은 무엇인가? 그 이유를 설명하시오.이론과 같이 나온다.2 ... . 직렬 클리퍼 회로와 병렬 클리퍼 회로의 차이점을 설명하라.다이오드가 신호 전송회로와 직렬로 연결되어 있으면 직렬 클리퍼라고 부르고, 다이오드가 신호 전송회로와 병렬로 연결되어 있

리포트 | 2페이지 | 1,000원 | 등록일 2017.05.01

다운로드 장바구니
논리회로실험 예비보고서4 Multiplexer & Demultiplexer

4. Multiplexer & Demultiplexer실험목적실험이론? Multiplexer: Multiplexer는 입력에 연결된 n개의 신호원 중에서 하나의 데이터를 출력 ... 으로 연결하는 디지털 스위치로써, MUX라고도 불린다.4 TIMES 1 Multiplexer의 회로도와 진리표는 다음과 같다.INPUTOUTPUTS1S0Y00I001I110I211I3 ... 에서 하나를 데이터를 출력으로 연결하는 디지털 스위치로써, DEMUX라고도 불린다.4 TIMES 1 Demultiplexer의 회로도와 진리표는 다음과 같다.INPUTOUTPUTS1S0Y

리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[기초전자회로실험2] "MOORE & MEALY MACHINE - FPGA" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험MOORE & MEALY MACHINE - FPGA자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① MOORE & MEALY MACHINE ... - FPGA2. 실험목적① Study the F. S. M② Study the MOORE & MEALY MACHINE③ Experiment the MOORE & MEALY

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29

다운로드 장바구니
디지털공학1 - AND회로

① 실험 목적- AND회로는 논리적으로 두 변수의 값이 모두 1인 경우 그 결과 값이 1이 나오는지 실험을 통해 확인한다.② 과제- 전원 공급을 하여 PUSH 버튼을 사용해서 ... 은 AND 게이트의 기호 및 진리표와 AND 소자의 회로를 나타낸 것이다.⑤ 실험 방법1> BreadBoard판에 회로를 꾸민다.2> DC Power supply을 이용하여 전원을 공급 ... 수 있다.위의 실험 결과들을 보면 이론적인 진리표에서 나타나있는 것과 같이 2개의 이력값이 모두 ‘1’일 때 출력값 또한 ‘1’이 된다는 것을 확인할 수 가 있었다.AND GATE

리포트 | 5페이지 | 1,500원 | 등록일 2013.02.19

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.2. 관련 이론1 ... ) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. 대표적으로 n-to-2^{ n} binary

리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현 방식을 이해한다.2. 실험 결과 및 분석1 ... } },Y_{ 1} =I _{ 1,Y _{0} = {bar{I _{1}{I _{0}}}=bar{I _{1}}+bar{I _{0}이고 [그림 1]과 같이 회로를 구 성하였다.[그림 1

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[기초전자회로실험2] "MOORE & MEALY MACHINE - FPGA" 예비보고서

1Result report Electronic Engineering기초전자회로실험MOORE & MEALY MACHINE - FPGA자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① MOORE & MEALY MACHINE ... . 실험결과 및 사진MOORE MACHINEMEALY MACHINE3. 고찰MOORE & MEALY MACHINE의 기본원리와 개념에 대해 학습하고 이를 바탕으로 Vivado를 활용

리포트 | 5페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29

다운로드 장바구니
[자기소개서]Hitachi-LG(R&D회로)

1. 본인의 성격에 관하여 (본인의 약점/강점에 대하여)"목표를 향한 도전과 열정 그리고 긍정적인 마인드"수업의 프로젝트로 DSP칩을 이용한 MP3 Voice Remove(MP3에서 음악을 들을 때 가수의 목소리만을 제거하여 MR만을 듣는 것입니다.)를 만든 적이 있습..

자기소개서 | 4페이지 | 3,000원 | 등록일 2011.11.16

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

디지털논리회로실험예비 보고서[4주차]실험 4. Multiplexer, Demultiplexer and Comparator1. 실험 목적1) Tri-state 소자의 동작 원리 ... ) 1-to-4 demultiplexer 구현실험에서는 3-Input AND gate를 사용할 수 없으므로 [그림 8]의 회로 대신 2-Input AND gate를 사용하여 [그림 ... 회로이다. 1개의 입력을 여러개의 출력 들 중 하나로 내보낸다. [그림 7]의 2-to-4 Decoder를 1-to-4 demultiplexer로 사용할 수 있다.[그림 7]이때

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... 가 High일 경우에는 출력이 Hi-Z 상태가 되게 된다.2. 기본 게이트로 4-to-1 Multiplexer의 논리회로를 설계하여 그려라.SelectorOutputS0S1f00I ... 001I110I211I33. 기본 게이트로 1-to-4 demultiplexer의 논리 회로를 설계하시오.4. 기본 게이트로 Exclusive-OR 소자를 이용하여 설계하여라.5

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기