"입력회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 아날로그 전자회로설계실습 atmega128 전기회로설계실습 적분기 및 미분기 건국대 rlc 병렬 다단 증폭기 예비 전전설2 프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"입력회로" 검색결과 521-540 / 25,411건

전자회로실험 과탑 A+ 결과 보고서 (실험 18 증폭기의 주파수 응답 특성)

수(f _{3dB})를 증가시키기 위한 방법을 설명하시오.회로에서 커패시터의 용량을 줄이면 고주파 성능이 개선되며, 3dB 주파수가 높아진다.입력, 출력, 피드백 경로에 있 ... 결과 보고서실험 18_증폭기의 주파수 응답 특성과목학과학번이름1 회로의 이론적 해석능동 부하가 있는 공통 소오스 증폭기의 회로 Bode Plot회로의 저주파 대역에서의 전압 이득 ... 캐패시터의 영향으로 주파수 응답 특성이 생긴다.실험에 사용될 회로인 ‘능동 부하가 있는 공통 소오스 증폭기의 회로’의 경우에는f _{3dB}이하에서는 일정한 DC 전압 이득을 가지

리포트 | 6페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

중앙대학교 전자회로설계실습 예비3. Voltage Regulatior 설계 A+

는 브리지 방식 정류회로에 캐패시터(준비물에 C의 크기 :   )와 저항이 연결된 회로이다. 이때 교류입력전원의 크기( )를 결정하기 위해 Vp, 과 을 활용하여 식으로 나타내면 다음과 같다. ... (A) 설계: 아래 그림 6-1에서 5KΩ의 부하(RL)에 걸리는 직류전압의 최대치 (Vp)가 4.4 V이며, ripple (Vr)이 0.9 V이하가 되도록 교류입력전원의 크기 ... 를 결정하고 C의 크기를 설계한다. 이때 diode의 저항은 0.7 KΩ으로 가정한다. 이론부와 교과서(Sedra)를 참조한다. 설계에 사용된 수식, 과정을 상세히 기술한다.위 회로

리포트 | 2페이지 | 1,000원 | 등록일 2024.11.13

다운로드 장바구니
판매자 표지

전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서

고 사항(1) 실험회로 1([그림 23-4])에서 이상적인 연산 증폭기와 실제 연산 증폭기일 경우, 입력과 출력 사이의 전달 함수를 구하시오. 또한 PSpice를 이용해서 (a) R1 ... 예비 보고서실험 23_연산 증폭기 응용 회로 1과 목 명:전자공학실험1 실험 개요-이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다 ... . 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.2 실험 기자재

리포트 | 12페이지 | 2,000원 | 등록일 2024.04.11

다운로드 장바구니
판매자 표지

전기회로설계 및 실습_설계 실습10. RLC회로의 과도응답 및 정상상태응답_결과보고서

설계 실습10. RLC회로의 과도응답 및 정상상태응답요약 : RLC회로에서 전압의 값에 따라서 감쇠 상수와 공진주파수의 값이 달라지고 감쇠 상수와 공진주파수의 대소 관계에 따라서 ... 다음처럼 3가지의 서로 다른 과감쇠, 임계감쇠, 부족감쇠의 회로 응답이 나오는 것을 확인한다. 또한 각 회로 응답에서 측정 공진주파수와 이론 공진 주파수를 구하고 1% 이내 ... 의 오차를 갖는 것을 확인한다. 마지막으로 저항을 제거한 LC회로에서 공진 주파수를 측정하고 이론 값과 비교하여 1%이내의 오차가 나오는 것을 확인한다.사용 계측기 : Digital

리포트 | 12페이지 | 1,000원 | 등록일 2024.09.03 | 수정일 2024.09.09

다운로드 장바구니
판매자 표지

A+받은 다이오드 클램퍼 예비레포트

는 회로를 뜻한다. 이는 양의 직류 전위, 음의 직류 전위를 더해주는지에 따라 양, 음의 클램퍼로 나눌 수 있다.(1) 양의 클램퍼클램퍼는 입력 파형의 형태는 변화하지 않 ... 으며, 어떠한 직류 전위값에 그 입력 파형을 고정시키는 회로이다. 이 클램퍼 회로는 다이오드, 커패시터, 저항을 필요로 한다. 입력신호의 한 주기 동안 커패시터 양단의 전압이 피크값 ... 으로 일정하게 유지될 수 있도록..위 그림 1의 클램퍼의 동작을 살펴본다. (a)는 (+)의 직류성분을 삽입한 다이오드 클램퍼이다. 본 회로의 동작은 입력전압의 음의 반주기 동안

리포트 | 5페이지 | 1,000원 | 등록일 2023.06.23

다운로드 장바구니
판매자 표지

중앙대 전자회로 설계 실습 예비보고서 9_피드백 증폭기 (Feedback Amplifier)

설계실습 9. 피드백 증폭기 (Feedback Amplifier)3. 설계실습 계획서3.1 Series-Shunt 피드백 회로 설계(A) 그림1 회로를 simulation하기 ... 위한 PSPICE schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항은 =2가 되도록 , 값을 설정하고, Simulation ... Profile에서 Analysis type을 DC Sweep으로 설정하고서 입력 전압원의 값을 0V에서 +6V까지 0.1V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압

리포트 | 8페이지 | 2,000원 | 등록일 2024.03.05 | 수정일 2024.03.11

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 플립플롭의 기능 예비보고서

한다. S=1, R=1이면 이 조건은 동시에 출력을 세트와 리세트 시키기 때문에 그 결과 출력 상태는 예측할 수 없다. 그러므로 이 입력조건은 사용되지 않는다.회로도는 입력을 위한 두 개 ... 의 AND 게이트와 NOR 게이트를 사용한 R-S 래치로 구성한다.RS플립플롭의 논리기호RS플립플롭의 회로도RS플립플롭 진리표RSQQ00불변0110100111부정- 입력 파형 ... 을 NOR 게이트 S-R 래치회로에 인가하였을 때, 출력 Q의 파형 (Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정)- 입력 파형을 NAND 게이트 S-R

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

다운로드 장바구니
판매자 표지

디지털 회로 응용 - 조합논리 회로의 설계

과제 1. 입력이 3개, 출력이 1개인 회로에서 입력의 1이 0보다 많으면 출력이 1, 기타는 출력이 0이 되도록 회로를 구성하시오. (majority 함수)과제 2. 3비트 ... 이진수가 3보다 작을 때는 출력이 1, 기타는 0이 되는 회로를 구성하시오.과제 3. 3비트의 이진수 입력에 대해 1을 더해서 출력하는 논리회로를 구성하시오. 단 111이 입력 ... 되면 000으로 표시하시오.과제 4. 3개의 입력 (A,B,C)과 2개의 출력(X,Y)을 가진 조합논리회로가 있다. 이 회로는 입력에 들어온 1의 개수를 2비트의 이진수로 표시한다. 예

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2022.12.05

다운로드 장바구니
[논리회로실험] 실험 4. Multiplexer & Demultiplexer 결과보고서

& Demultiplexer1. 실험과정 및 결과1. 실험 1 : Multiplexer1)- Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 회로 ... 를 구성- E는 enable 입력, S0, S1은 선택입력, D0~D3는 4개의 데이터 입력이다- 입출력 값을 확인해가며 진리표를 완성한다.2)- 실험 1과 동일한 회로를 구성 ... 74HC153을 이용하여 회로를 구성한다.- 멀티플렉싱 기능이 이루어 지는지 확인하고 2)의 결과와 같은지 확인한다.실험 11) 2) 결과입력출력ES1S0D3D2D1D0Y1

리포트 | 6페이지 | 1,000원 | 등록일 2023.05.27

다운로드 장바구니
판매자 표지

전기전자공학실험-클리퍼 & 클램퍼 회로

의 전압은 차단된다.* 교류입력파형의 (+)전압만 출력할 때 이용한다.3. 클램퍼 회로클램퍼 회로란?- 교류 전압에 전압을 더하는 기능을 수행하기 위하여 커패시터를 첨가한 다이오드 ... 를 응용한 회로이다.- 일반적으로 커패시터, 저항소자, 다이오드로 구성된다.- 부가적인 변위를 일으키기 위해 독립적 직류전원을 사용한다.- 입력 신호 파형을 일정 레벨로 고정시킬 수 있 ... 는 회로이다.3-1) 양의 클램퍼 회로커패시터 충전 구간- 입력전압 처음 음의 1/4주기 동안 다이오드가 순방향 바이어스가 되면서 입력전압의 피크값을 향해 충전을 시작한다.- 이때

리포트 | 7페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
판매자 표지

아날로그 및 디지털 회로 설계 실습 결과보고서8 래치와 플립플롭

를 구현 및 동작시키고, 결과값이 아래 실청의 결과값 과 같은지 비교한다.회로를 위와 같이 구성하여 RS래치 회로를 구현하였고, 입력으로 다음과 같은 파형을 입력하였다.자세히 설명하자 ... 를 활용한 SR래치 구현 및 동작그림 8-1의 회로를 TTL 7400을 사용하여 구성하고, 만들어진 래치에 입력값을 넣어서 관찰될 수 있는 상태도를 그리고 예비보고서의 결과와 비교 ... 에서 구성한 플립플롭 회로는 positive edge triggered 회로이다.위의 플립플롭은 정의된 대로 클록신호가 바뀌는 순간 외에서는 입력변화를 무시하는지 검토한다.(b)에서 설명

리포트 | 11페이지 | 2,000원 | 등록일 2023.09.05 | 수정일 2023.10.24

다운로드 장바구니
컴퓨터 구조와 원리 3.0 3장 연습문제

게 나타낸 것은?2.OR 게이트:X=A+B다음 게이트 중 출력이 옳지 않은 것은?4.XOR두 입력이 서로 반대되는 조건일 때 1을 출력하는 게이트는 (XOR)이고, 대수적 표현이 X= ... 게이트NAND게이트AND게이트다음 불 대수식을 AND게이트와 OR게이트로 구성하라.ABCD다음 논리회로의 불 대수식을 표현하라.(A+B)∙(C+D)=Y논리회로를 이용하여 다음 불 ... -)플립플롭에 대한 설명으로 옳지 않은 것은?3.조합 논리회로의 가장 기본적인 회로이다괄호 속의 두 가지 보기 중 옳은 것을 선택하라래치D플립플롭TRUETRUER-S, D, J-K

시험자료 | 3페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니
전기및디지털회로실험 실험 6. 논리조합회로의 설계 예비보고서

있다. 출력신호가 입력에 따라 결정되는 회로를 조합회로라고 하는데, 논리 게이트로 구성되며 기억소자는 포함하지 않는다. 원하는 기능을 수행시키기 위해 입력과 출력을 결정하는 진리 ... 의 답을 효율적으로 구할 수 있다. -조합논리회로의 설계절차 조합논리회로의 설계절차를 다시 요약하면 다음과 같다. 1단계 : 회로의 기능과 목적을 정확히 묘사하고 이에 따라 입력 ... 과 출력변수를 결정한다. 물론 입출력 변수들의 상태가 무엇을 의미하는지를 회로의 목적에 맞게 결정한다. 2단계 : 회로의 기능을 수행하기 위한 입력변수와 출력변수간의 함수관계를 진리표

리포트 | 16페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
판매자 표지

전자공학실험 6장 공통 이미터 증폭기 A+ 결과보고서

(1) [그림 6-9]에서 입력 쪽과 출력 쪽의 커패시터의 역할을 설명하시오.: [표 6-4]와 [표 6-6]을 보면 커패시터의 유무에 따라 같은 입력(실제 측정 파형에서는 약간 ... 의 차이가 있지만, 그 차이가 크지 않다)을 주었을 때 출력 전압의 크기가 많이 달라졌고, 이로 인해 커패시터를 단 회로에서의 전압 이득이 커패시터가 없는 회로에 비해 매우 큰 값 ... 회로 1에서는 예비보고사항에서보다 작은 전압 이득이 나왔고, 실험회로 2에서는 예비보고사항에서보다 큰 전압 이득이 나오게 되었다. 이러한 차이는 예비 보고 사항에서는 VBB를 4V

리포트 | 16페이지 | 1,500원 | 등록일 2024.05.13

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 2주차

이용하여 회로를 설계한다.2-3-2 PWM칩 제어 회로와 Buck Converter 회로를 이용하여 아래 성능의 SMPS를 설계하시오.- 스위칭 주파수 f : 12.5 kHz- 입력 ... 아날로그 및 디지털 회로 설계실습예비보고서 22. Switching Mode Power Supply (SMPS)2-1. 실습목적SMPS (Switching Mode Power ... Supply)의 동작 원리와 회로 모듈을 이해하여 SMPS를 설계할 수 있는 능력을 배양한다.2-2. 실습 준비물부품PWM UC38451개MOSFET IRF5402개Inductor

리포트 | 5페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
판매자 표지

디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)

. 이 회로는 주 기적으로 전압이나 전류가 변하는 신호를 만들어 내기 위함이다. 증폭회로의 출력을 입력측으로 되먹임하여 외부의 입력 없이 전기진동을 발생시켜 교류파형을 얻을 수 있 ... 디지털공학개론1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정 설명2. 4가지 기본형 레지스터의 분류에 속하는 IC들 정리1) 카운터의 응용으로 디지털시계의 회로도 ... 과정 설명디지털 시계?아래의 디지털시계의 블록 다이어그램으로 구성할 수 있다. 기준 시간이 필요하므로 발진회로로부터 분주회로를 거쳐 1초를 얻어내고 이후 각 시간을 10분, 6분

리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14

다운로드 장바구니
[한양대 Erica 기초회로실험] OP Amp의 기본 응용 회로

의 일반형은 그림 9의 회로이다. 여기서 입력단의 임피던스(Z _{i})는 저항R _{1}이고, 출력 경로의 임피던스(Z _{f})는 저항R _{2}와 커패시터C의 병렬 조합이 ... 하면V _{o} =-sRCV _{s}이므로, 전달 함수(전압 이득)는 다음과 같다.{V _{o}} over {V _{s}} =-RCs이 회로의 입력에 다음과 같은 정현파가 입력 ... 년도-학기년 학기과목명기초회로실험LAB번호실험 제목11OP Amp의 기본 응용 회로실험 일자년 월 일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론

리포트 | 8페이지 | 2,000원 | 등록일 2023.09.27

다운로드 장바구니
판매자 표지

전자회로 다이오드 응용회로 실험보고서

의 주기는 도통되고 음의 주기는 차단되는 파형을 나타낸다. 실습2에서 설계한 회로는 피크 정류회로이며 입력신호의 피크값을 따라 정류된 파형이 나타난다. R을 키우면 리플전압의 값 ... 의 예시이다. 피크정류회로란, 양과 음 중 한 쪽 Vin만 출력시키는 회로이다. 입력신호의 피크값을 따라 신호를 정류하기 때문에 피크 정류회로라고 한다.다이오드가 도통되어 저항 R ... 실습2 시뮬레이션 결과 - 1kΩ그림4는 주어진 회로를 설계하고 정현파를 인가하였을 때 나타나는 입력과 출력이다. 파란선은 Vin이며, 초록선은 Vout의 출력결과이다. 이론

리포트 | 4페이지 | 2,000원 | 등록일 2023.06.02 | 수정일 2023.08.21

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계

) Op Amp의 두 입력단자를 접지하고 위의 두 회로의 출력전압을 측정하였다. 이 측정값과 (B)의 수식을 이용하여 offset voltage를 측정하여 구하는 방법을 기술 ... 하고 PSPICE를 이용하여 회로, 입력전압과 출력전압의 파형을 제출한다.그림3. 의 삼각파를 출력하는 적분기그림4. 위 회로의 출력파형(B) Offset voltage가 있을 때 ... 예비보고서설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계1. 목적OP Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

[부산대학교 응전실1(응용전기전자실험1)]필터회로 설계 및 특성실험 결과보고서

? 회로를 구성하고 10kHZ,1V _{p-p} 전압을 공급합니다.3 ? 입력전압에 따른 출력전압 및 전압이득을 기록합니다.4 ? 주파수를 각각 3kHZ, 1kHZ, 800HZ ... 번 회로에서는 (-)단자로의 폐루프 이득이 존재하기에 차단주파수에서의 전압이득은 2.1이 되어야합니다.(A _{0} `` TIMES `0.7071`=`2.1#)입력주파수전압이득 ... 하다 0에 수렴함을 확인 할 수 있습니다.입력주파수전압이득 이론값전압이득 측정값전압이득 상대오차10kHZ1.51.50%3386HZ1.060650.8717.97%3) 오차원인*LPF(회로

리포트 | 13페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

다운로드 장바구니

이전10개 22 23 24 25 262728 29 30 31 다음10개

파워링크

신청하기