"NOR회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 디지털 회로실험 xor gate 설계도 de morgan의 법칙 NAND 실험 래치와 플립플롭 4bit adder 회로 설계 레포트

판매자 표지는 다운로드시 포함되지 않습니다.

"NOR회로" 검색결과 421-440 / 1,471건

[기초전자회로실험1] "D latch and D flip-flop, J-K flip-flop" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1D latch and D flip-flopJ-K flip-flop자료는 실제 실험 ... 을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① D latch and D ... asynchronous input② Observe frequency division in toggle mode회로부품7486 quad XOR Gate7476 dual J-K Flip

리포트 | 8페이지 | 1,500원 | 등록일 2019.03.20 | 수정일 2019.03.29

다운로드 장바구니
21장 드모르간의 법칙 예비레포트

예비 보고서(21. De Morgan의 법칙)1) NOT, NOR 및 NAND 논리함수의 진리표 및 회로 기호를 작성하라.-NOT함수의 회로 기호 및 진리표1)회로기호2)진리표 ... 입력출력AY0110-NOR함수의 회로 기호 및 진리표1)회로기호2)진리표입력출력ABY001010100110-NAND함수의 회로 기호 및 진리표1)회로기호2)진리표입력출력ABY ... 관계)그 외에 내부에 다이오드로 만든 회로도를 보고 구조를 이해 할 수 있었다.3) De Morgan의 법칙에 의하여 게이트가 변환(NOR에서 AND로, NAND에서 OR

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.10

다운로드 장바구니
22장 플립플롭(flip-flop) 회로 결과레포트

실험결과보고서실험 22. flip-flop 회로1.실험이론-NOR함수의 회로 기호 및 진리표1)회로기호2)진리표입력출력ABY001010100110-NAND함수의 회로 기호 및 ... 진리표1)회로기호2)진리표입력출력ABY001011101110-NOR 게이트를 이용한 RS flip-flop의 회로구성 및 진리표1)회로구성2)진리표입력출력RSQbar{Q}00Qbar ... {Q}0110100111XX-NAND 게이트를 이용한 RS flip-flop의 회로구성 및 진리표1)회로구성2)진리표입력출력RSQbar{Q}00XX0110100111Qbar{Q}2

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.10

다운로드 장바구니
드모르간의 정리

(NAND)-브레드 보드-DIP 스위치4.실험 절차 및 결과드모르간의 동작 실험-#1-11.브레드보드에 NOR게이트를 이용한 회로를 구성하시오.14번핀:=5V7번핀:GND2번핀 ... OSCILLOSCOPE DSO3102A-Funtion/Arbitrary Waveform Generator 10MHz 33210A-도선-게이트 7408(AND)7432(OR)7402(NOR)7400 ... 드모르간의 동작 실험#1-21.브레드보드에 논리게이트를 이용하여 회로를 구성하시오.각 IC의 14번핀:+5V각 IC의 7번핀:GND2.다음의 진리표를 완성하시오.입력출력005.201V

리포트 | 8페이지 | 1,000원 | 등록일 2018.11.02 | 수정일 2020.01.22

다운로드 장바구니
판매자 표지

<A+> 플립플롭 실험보고서 (예비, 결과)

를 이용해 만든 것 두가지가 있다.NOR SR-FFNOR SR-FF 같은 경우 다음 그림 1과 같은 회로를 가진다.그림 1. NOR SR-FFNOR SR-FF은 다음과 같이 작동한다.R ... 는 asynchronous(비동기식) 두가지가 있다. 의 안정된 두 가지 상채를 유지하는 회로이다.플립플롭에는 입출력의 동작틍성에 따라 S-R, J-K, D, T 등이 있다.SR 플립플롭SR(s ... et-reset) 플립플롭은 set(S)와 reset(R)라는 두 개의 입력과 두 개의 출력 Q와 Q’를 가진다. SR-FF 는 NOR게이트를 이용해 만든 것과, NAND게이트

리포트 | 13페이지 | 1,500원 | 등록일 2018.11.10

다운로드 장바구니
광운대학교 전기공학과 1학년 실험6

에 의한 단순화일반적으로 카르노맵을 사용하여 논리회로를 단순화시킨 결과는 모두 AND, OR, NOT, NAND, NOR 조합으로 나타난다. 그러나 경우에 ᄄᆞ라서는 XOR ... 으로 karnaugh map을 응용하는 방법을 익히고 don't care 조건을 다루는 예를 실습한다.조합논리회로 설계의 실례로 덧셈기의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작 ... 을 이해하고 이를 실제 회로설계에 적용함으로써 논리회로를 다루는 능력을 키운다.◆관련 이론◆☑ 논리게이트의 조합앞의 실험2에서 다루었던 기본적인 논리게이트 요소들을 결합하면 이론

리포트 | 11페이지 | 1,000원 | 등록일 2019.06.30

다운로드 장바구니
플립플롭

SR Latch - 가장 기본적인 플립플롭 이 SR플립플롭은 정말 간단하고, 기본적인 구조이다. 회로는 NOR게이트로 구성되어있고, 입력과 출 력이 2개인 구조이다. 위의 타임

리포트 | 2페이지 | 1,000원 | 등록일 2019.03.02

다운로드 장바구니
아날로그 및 디지털 회로 설계 실습 8. 논리함수와 게이트

서8-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 XNOR ... (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도를 설계하라.NAND (AND+NOT)NOR (OR+NOT)XOR :Y= bar A B+A ... gate 74HC32 1개Inverter 74HC04 2개NAND gate 74HC00 1개NOR gate 74HC02 1개XOR gate 74HC86 1개오실로스코프

리포트 | 4페이지 | 1,000원 | 등록일 2018.03.21

다운로드 장바구니
디지털공학실험 (기본논리회로 및 비교기)

, 7404, 7432, 7486 의 내부 회로도 - IC 7400 = 최대 4개의 NAND 게이트로 구성 - IC 7402 = 최대 4개의 NOR 게이트로 구성 - IC ... ) 비교기란?- 2개의 2진수를 비교하여 같거나 작을 때 그 결과를 표현해주는 기능을 가진 회로를 비교기(Comparator)라고 한다. 크기 비교기는 두수, A와 B를 비교 ... 7404 = 최대 6개의 인버터로 구성 - IC 7432 = 최대 4개의 OR 게이트로 구성 - IC 7486 = 최대 4개의 XOR 게이트로 구성 ※ 내부 회로도

리포트 | 7페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
21. De Morgan의 법칙

의 진리표 및 회로 기호를 작성하라.*회로기호*진리표NOT 회로입 력출 력AY0110NOR 회로입 력출 력ABY001010100110NAND 회로입 력출 력ABY001011101110 ... ① NOT 회로 : 인버터라고도 하며 입력 신호가 1이면 출력은 0, 입력이 0이면 출력은 1이 되는 것처럼 항상 입력신호와 출력신호가 반전되는 회로이다.② NOR 회로 : OR ... 실험 21. De Morgan의 법칙제출일 : 2017 년 11 월 8 일분 반학 번조성 명83214****15***▣ 예비보고서(1) NOT, NOR 및 NAND 논리함수

리포트 | 3페이지 | 1,000원 | 등록일 2017.11.28 | 수정일 2022.05.04

다운로드 장바구니
실험23_계수기 회로_예비레포트

제목 : 계수기 회로⑴ JK flip-flop에서 입력이 J=K=1 일 때 토글 동작이 되는 이유를 설명하라.JK flip-flop(이하 FF)에 J=K=1의 신호가 입력 ... 에서 출력되는 신호가 SR FF(NOR 게이트 사용)에 입력되는 형태이다. 이때 J신호는 S신호로, K신호는 R신호로 매칭된다.Ｑ가 1인 경우를 생각해보자, J와 K에 모두 1이

리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
2 MOSFET Digital Logic Gate 결과

한 NAND GATE )[ 실험 2 MOSFET NOR GATE ]◎ 실험 1 MOSFET NAND GATE ( Active Load를 이용한 NAND GATE )VAVBVout0V ... 0V5.0V0V5V4.62V5V0V5.01V5V5V0.4VVAVBVout0V0V3.732V0V5V3.724V5V0V3.764V5V5V1.43 V◎ 실험 2 MOSFET NOR ... GATEVAVBVout0V0V4.2V0V5V0.0007V5V0V0.0008V5V5V0.0002V○ 위와 같은 실험회로의 Logic GATE 를 구성하여 Vout의 전압을 측정한 결과이

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.27

다운로드 장바구니
충북대학교 전자공학부 기초회로실험II 예비보고서 실험 13. CMOS-TTL interface

.(c) NOR· 두 개의 입력이 모두 low이면 p-channel FET는 on, n-channel FET는 off되어 출력은 high 상태 됨. 입력 중 하나라도 high가 되 ... 특성과 CMOS 특성을 기술하라.→ TTL은 디지텔 회로에서 사용되는 각종 논리용 소자 중, 입력을 트랜지스터로 받아들이고, 출력 또한 트랜지스터인 소자를 말한다. TTL 소자 ... 는 보통 74 시리즈 IC 이다. 동작속도 및 소비전력, 회로구성등에 따라서 여러 타입의 칩이 존재한다. 표준TTL, 고속TTL, 저전력TTL, 쇼트키TTL, 쇼트키저전력TTL등 여러

리포트 | 2페이지 | 2,000원 | 등록일 2020.09.19

다운로드 장바구니
논리게이트 예비

REPORT예비보고서실험 목적논리 게이트의 동작 방법을 알아본다.TTL 논리 게이트의 문턱 전압에 대해 알아본다.기초 이론논리 게이트(Logic gate)컴퓨터 회로를 설계 ... 하는 데 있어서 입력과 출력은 논리 회로의 게이트들을 상호 연결함으로써 구성할 수 있다. 논리 회로란 부울 대수의 기본 연산을 실행하기 위한 회로로서 ‘논리 게이트’라고도 한다. 논리 ... 회로는 2진수를 사용하며, 보통 2개 이상의 입력 단자와 하나의 출력 단자로 구성된다. 대부분의 논리 게이트들에서 전압이 높은 상태는 거의 +5 V정도이며, 낮은 상태는 거의 0

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.23

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다

의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정하라.NAND 진리표입력출력입력 A입력 B출력 X001011101110NOR 진리표입력출력입력 A입력 ... Gate (74LS00) 3개- Quad 2 Input NOR Gate (74LS02) 1개- Quad 2 Input XOR Gate (74LS86) 1개- 점퍼선 다수4. 설계 실습 ... 내용 및 분석(1)Low(0)값, High(1) 값, Vcc를 각각 0V, 5V, 5V로 설정한다. AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
조합논리 해석 및 설계 논리 게이트

이 발생하는 논리이다. NOT 논리는 부정의 논리이다.디지탈 회로에서 다루는 논리는 2가지의 논리 상태를 가진 2진 논리라고 한다. 그림 1-1에서와 같이 트랜지스터로 만들어진 디지탈 ... 회로는 전압의 크기에 따라 높은 전압이면 논리-1의 상태를, 낮은 전압이면 논리-0의 상태로 정의한다. 또는 단지 0과 1로 표시하기도 하고 0을 거짓(False) 1을 참 ... 수 있다. 그림 1-2는 AND 논리와 OR 논리를 두 스위치의 직렬 또는 병렬 접속에 의해 실현시킨 회로이다.2 개의 논리상태를 표시할 수 있는 소자에는 여러 가지가 있으며 표

리포트 | 24페이지 | 4,000원 | 등록일 2017.12.31

다운로드 장바구니
CMOS-TTL interface 예비보고서

입력에 연결된 n-channel FET는 off 되고, p-channel FET는 on되어 출력은 high 상태가 된다. CMOS 게이트 (c)에는 NOR 게이트 회로로 두 개 ... 회로는 inverter로서 (a)에 있는 바와 같이 p-channel FET와 n-channel FET로 구성된다. VDD는 +3~18[V]사이이고, low level은 0[V ... 도 있다. 이외에도 CMOS회로의 장점으로는 잡음여유도가 큰 점, 소자의 크기가 적어 실장밀도가 높고, 공급전압의 폭이 넓은 점 등이다. (b)에는 NAND 게이트 회로로, 두 개

리포트 | 4페이지 | 1,000원 | 등록일 2019.10.17

다운로드 장바구니
판매자 표지

기초전자회로실험2 10-노턴의 정리 예비

< 10. 노턴의 정리 예비보고서 >실험 주제노턴의 등가회로를 구하는 과정을 연습한다.노턴의 정리를 실험으로 확인한다.실험 장비직류전원 공급 장치, 디지털 멀티미터, 브레드보드 ... , 저항, 리드선실험 기초 이론노턴의 정리테브난의 정리와 비슷하게 회로망을 등가전류원 및 병렬연결된 등가저항으로 단순화하는 노턴의 정리가 있다. 노턴의 정리는 ‘전원이 포함된 회로망 ... 회로나 다름없다.노턴의 등가회로에서 등가전류원 IN은 단자 a, b 를 쇼트 시킬 때 단자 간을 흐르는 전류다. 등가저항 RN 은 단자 a, b 간에 놓인 모든 전원을 제거할 때

리포트 | 4페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
전자회로실험 결과보고서3. MOSFET Logic

결과보고서실험3. MOSFET Digital Logic Gate1. 실험회로NAND게이트NOR게이트2. 실험값NANDV _{A}V _{B}V _{OUT}004.096054 ... .096504.096552.2NORV _{A}V _{B}V _{OUT}003.3860505005503. 결과분석먼저 이번 실험에서는 MOSFET NAND회로와 NOR실험 두가지를 하 ... 였다.첫 번째 실험 NAND회로와 두 번째 실험 NOR 실험은 예비보고서에서 작성한것과 같이 비슷한 결과값이 나오것을 확인할 수 있다. MOSFET NAND회로를 구성하여 NAND

리포트 | 3페이지 | 1,000원 | 등록일 2017.05.01

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 4-bit Adder 회로 설계 예비 레포트 입니다

리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 ... 아날로그 및 디지털 설계 실습10# 4-bit Adder예비 레포트설계실습 10. 4-bit Adder 회로 설계1. 목적 : 조합논리회로의 설계 방법을 이해하고 조합논리회로 ... 의 한 예로 가산기 회로를 설계한다.2. 실습준비물- 직류전원 장치 1대- 멀티미터 또는 오실로스코프 1대- Bread board 1대- 저항(330Ω) 10개- Hex

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기