• AI글쓰기 2.1 업데이트
  • 통합검색(56)
  • 리포트(52)
  • 시험자료(3)
  • 논문(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

어드벤처디자인 9 8비트 병렬 가산기 0101 sequence detector 1 bit FULL ADDER LAYOUT 16 bit CLA brent kung verilog
판매자 표지는 다운로드시 포함되지 않습니다.

"parallel adder" 검색결과 21-40 / 56건

  • 판매자 표지 자료 표지
    무선설비기사 필기 요점정리
    = Pc*(m²/2) m=변조도★ AM전력피변조파 전력 = 반송파+상측파+하측파Pm = Pc*{1+(m²/2)}★ Foster seeley - FM복조Parallel adder ... (병렬가산기)- 1개의 반가산기와 n-1개의 전가산기가 필요Serial adder(직렬가산기)- 1개의 전가산기와 1개의 자리올림수저장기가 필요★ RC 결합증폭기의 주파수 특성고주파 ... 대역에서 이득 감소하는이유 - 병렬용량때문저주파대역에서 이득 감소하는이유- 결합콘덴서 및 측로콘덴서의 임피던스가 증가때문★ Diode 연결Parallel - 정류전류 증대
    Non-Ai HUMAN
    | 시험자료 | 8페이지 | 1,500원 | 등록일 2016.10.10
    다운로드 장바구니
  • 자료 표지
    결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)
    다.(5) 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.입력출력A1A0B1B0 ... 000000000001001001001000110110100001010101001100110111100100001010010111010100101110111000111101100111010111111102-bit parallel adder2-bit serial adder→ 2-bit s ... erial adder와 2-bit parallel adder 두 종류의 2bit 입력 가산기의 구성에 대하여 살펴보면, 직렬 가산기는 하나의 전가산기에 피가수와 가수의 각 비트가 최하위
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11
    다운로드 장바구니
  • 자료 표지
    실험3예비[1].가산기와감산기
    를 이용하여 전가산기를 구성하고 그 결과를 확인하라.그림 SEQ 그림 \* ARABIC 2. 전가산기 출력 파형2-bit serial adder와 2-bit parallel adder ... 180us에서 ‘11’결과가 나온 것을 볼 수 있다. (회로는 아래 4bit adder와 동일)회로 SEQ 회로 \* ARABIC 5. 2-bit Parallel Adder그림 ... SEQ 그림 \* ARABIC 4. 2-bit Parallel Adder 출력 파형7486, 7400을 이용하여 반감산기를 구성하라.회로 SEQ 회로 \* ARABIC 6
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2011.06.27
    다운로드 장바구니
  • 자료 표지
    [VerilogHDL] CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계
    하는 방식으로구조는 간단한 반면 bit의 개수가 많아질수록 속도가 느려지는 단점이 있다.그림1. 4bit Binary Parallel Adder■ CLA(Carry Look ... 디지털설계CLA(Carry Look ahead Adder)를 이용한 16bit 고속 가산기 설계■ RCA(Ripple Carry Adder)? 여러 bit를 가지는 두 수를 더 ... ahead Adder);올림수 예견 가산기? 가수와 피가수의 덧셈에 의해 부분합(sum)을 구하는 동신에 전 자리의 올림수(carry)계산을 독립으로 하고, 부분합과 올림수를 더해서 가산
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,500원 | 등록일 2013.05.25
    다운로드 장바구니
  • 자료 표지
    실험3결과[1].가산기와감산기
    -bit parallel adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.회로 SEQ 회로 \* ARABIC 3. 2-bit sirial adder그림 ... 아서 그 결과를 내보내는데 bit의 제약이 없이 사용할 수 있다는 장점을 갖고 있다.회로 SEQ 회로 \* ARABIC 4. 2-bit Parallel Adder그림 SEQ 그림 ... 은 출력을 갖게 된다. 그 이유는 덧셈의 교환법칙이 성립되는 것 때문이고, 그 부분은 진리표에서 생략하였다.- Serial adder와 달리 Parallel adder에서는 연산
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2011.06.27
    다운로드 장바구니
  • 자료 표지
    결과03_Adder Subtractor
    전감산기를 구성하여 동작 결과를 확인하라.입 력출 력xyzBD0000000111010110111010001101001100011111(5) 2-bit parallel adder ... 00000000001010001001000110010100100010111001101100111101100010010011101010110101110111000101101001111000111110112-bit parallel adder는 2개의 가산기를 이어 ... 2-bit parallel adder에 대해서까지 실험해보았다. 또한 subtractor에 대해서도 half-subtractor와 full-subtractor를 구성하고 이
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19
    다운로드 장바구니
  • 자료 표지
    가산기와 감산기
    m053.1 m05554.4913.741입력오실로스코프[V](출력단자B)[V](출력단자D)xyz111101010011(5) 2-bit parallel adder를 구성한 뒤 각각 ... 은 결과가 나옴을 확인 해볼 수 있었습니다.(5)번 실험은 2-bit parallel adder만 구성하고 2-bit serial adder는 구성하지 않았습니다. parallel ... , S=0입력 (1,1,0) => 출력 : C=1, S=0입력 (1,1,1) => 출력 : C=1, S=1(3) 2-bit serial adder와 2-bit parallel
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,000원 | 등록일 2010.12.20
    다운로드 장바구니
  • 자료 표지
    실험3. 가산기와 감산기 예비보고서
    erial adder와 4-bit parallel adder를 각각 구성하시오.- 직렬가산기(serial 방식) : 더하는 두 수와를 하위 비트부터 연속적으로 입력.1. 최하위 비트 ... ) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit s ... 가산기(parallel 방식) : n개의 전가산기로서 구성1. 최하위 비트부터 전가산기의 비트들을 더한 후 합S와 캐리C를 출력2. A와 B를 더하는 경우 그 결과는가 됨3. n비트 2진수의 덧셈을 하는 2진 병렬 가산기와 n-1개의 전가산기가 필요하다.
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11
    다운로드 장바구니
  • 판매자 표지 자료 표지
    3.가산기와 감산기[예비]
    adder와 4-bit parallel adder를 각각 구성하시오.① 직렬가산기가수와 피가수의 비트 쌍들이 직렬로 한 비트씩 전가산기에 전달되어 저장된 자리의 carry와 함께 덧셈 ... 하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2011.07.05
    다운로드 장바구니
  • 자료 표지
    arithmetic circuit design(결과)
    실험 결과 보고서1. Experiment Result(1) 4-bit Adder / Subtracter① Add / Sub- Result tableINPUTOUTPUTABSELS ... AnalysisWhen the SEL signal is high, the adder / subtracter performs the addition. And the SEL is low, it ... delayThe 4-bit Adder / Subtracter consists of four full adders. So when the operation is performed
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2011.07.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    3.가산기와 감산기[결과]
    .(5) 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.① 2-bit serial ... 만 직렬 가산기는 순차적으로 계산을 하기 때문에 병렬 가산기보다 시간이 더 걸리게 된다.② 2-bit parallel adder- 병렬 가산기는 가수와 피가수의 같은 자릿수끼리 동시 ... adder- 직렬 가산기는 가수와 피가수의 비트 쌍들이 직렬로 1비트씩 전가산기에 전달되어 저장된 자리의 carry와 함께 덧셈이 수행된다. 첫째 자리의 수가 덧셈이 된 후 합
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05
    다운로드 장바구니
  • 자료 표지
    예비03_Adder&Subtractor
    과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.2진 직렬 가산기2진 병렬 가산기- serial ... F학 번: 200920148성 명: 이슬기200920148_이슬기_예비03_Adder&Subtractor.hwpI. 목적Logic gates를 이용하여 가산기(adder)와 감산기
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19
    다운로드 장바구니
  • 자료 표지
    실험3. 가산기와 감산기 결과보고서
    0000000111010110110110010101001100011111000111100010111010000111100010011110< 회로도 >(5) 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력 ... 에 대한 출력을 측정하고 결과 값을 확인하라.< 회로도 >2bit parallel adder는 최하위 비트부터 전가산기의 비트들을 더한 후 합S와 캐리C를 출력한다. A와 B를 더하 ... 은 Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성ㅇ하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 3,000원 | 등록일 2011.01.11
    다운로드 장바구니
  • 자료 표지
    가산기와 감산기(adder & Subtractor)(결과보고서)
    -> 위 회로는 직렬가산기로써 한 개의 전가산기를 사용하여 만든 회로이다. 설계조건으로는 2bit를 사용해야 하는 것이므로 A와 B의 신호를 연속으로 2개의 값을 가해주었다. 아래는 몇가지 예제값을 집어넣은뒤 돌린 pspice 값이다.-> 일단 CLK값은 연속적으로(..
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2011.06.26 | 수정일 2015.12.26
    다운로드 장바구니
  • 자료 표지
    [논리회로] State machine을 이용한 Serial adder 설계
    설계과제명State machine을 이용한 Serial adder 설계주요기술용어(5~7개 단어)Shift Register, Full Adder, Decoder ... , Multiplexer, Serial AdderMealy Machine, Parallel In, Output, FSM1. 과제 목표 주어진 제한요소(경제성, 경고성, 확장성, 적시성)를 고려 ... 한 Serial Adder를 설계한다.2. 수행 내용 및 방법 모두 다 문제를 이해하고 State Table을 작성하여 State Diagram으로 표현해보고 여기서 Input
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2009.07.18
    다운로드 장바구니
  • 자료 표지
    [컴퓨터 공학 실험] 논리 및 연산회로{가산기(Adder),감산기(Subtractor),부호 변환기(Code converter)}
    논리 및 연산회로 Xxx( 이름 ) xxx목 차 가산기 (Adder) 반가산기 (Half Adder) 전가산기 (Full Adder) 병렬 가산기 (Parallel Adder ... 로 나타내는 논리 회로 . S= A ⊕ B ⊕ Ci C0=AB+ACin+BCin가 -3) 병렬 가산기 (Parallel Adder) 와 직렬 가산기 (Serial Adder ... ) 와 직렬 가산기 (Serial Adder) 감산기 (Subtractor) 반감산기 (Half Subtractor) 전감산기 (Full Subtractor) 부호 변환기 (Code
    Non-Ai HUMAN
    | 리포트 | 24페이지 | 1,000원 | 등록일 2009.03.25
    다운로드 장바구니
  • 자료 표지
    멀티플렉서와 디멀티플렉서
    adder만 구성하고 2-bit serial adder는 구성하지 않았습니다. parallel adder는 여러 개의 자릿수로 구성된 2진수를 더하는 경우 2개의 같은 자릿수 ... .4 m0550126.4 m053.1 m05554.4913.741입력오실로스코프[V](출력단자B)[V](출력단자D)xyz111101010011(5) 2-bit parallel ... adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.X(입력1)Y(입력2)C2()C1()C0()A0B0A1B
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2010.12.20
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] 가산기와 감산기 (예비)
    erial adder와 2-bit parallel adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.4) 7486, 7400을 이용하여 반감산기를 구성하라.5 ... 의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... parallel adder▶ N 비트의 가산기를 만드는 데 있어 N개의 전가산기를 연결하여 아랫단의 Carry가 윗단의 입력으로 들어가도록 구성▶ 단순히 4단의 전가산기를 연결
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20
    다운로드 장바구니
  • 자료 표지
    논리회로 실험 가산기와 감산기 만점 리포트 입니다.
    adder》(3) 2-bit serial adder와 2-bit parallel adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.《2-bit paralle ... adder실험 사진》◎Parallel adder의 특징■ 여러 개의 자릿수로 구성된 2 진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 자리 올림수를 다음 ... 음.①회로구성예비보고서에서 작성한 4=Bit parallel adder를 바탕으로 AND GATE, XOR GATE, OR GATE를 사용하여 2-Bit paralle adder를 구성하여 보
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 5,000원 | 등록일 2009.03.26
    다운로드 장바구니
  • 자료 표지
    [논리회로실험]실험3결과보고서 가산기,감산기
    됨을 확인 할 수 있다. 이는 시뮬에션에서도 확인 할 수 있는데 실험결과와 시뮬레이션 결과값이 일치함을 확인하였다.2-bit parallel adder를 구성한 뒤 각각의 입력에 대한 ... 10000000000100100100100011011010000101010100110011011110010000101001011101010010111011100011110110011101011111110 < C 출력값 > < S1 출력값 > < S2 출력값 >2-bit parallel adder
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2026년 02월 01일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:02 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기