"디지털공학실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디시실 위상제어루프 아주대 labview 디지털공학실험 labview 양자화 전자공학과 유동가시화 실험 기계제어공학부 opamp 텀프로젝트

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털공학실험" 검색결과 21-40 / 4,644건

판매자 표지

디지털공학실험 09. UPDOWNCounter 결과

< UP_DOWN Counter 순차회로 결과보고서 >VHDL 코드[ Counter VHDL Module Code ]library IEEE;use IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all;-- Uncomment..

리포트 | 5페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
[디지털 공학 실험] 7-seg로 디지털 시계 만들기 보고서

실험 목적7조제출일자팀원이름(학번)설계 목표● 한 학기 동안 배운 디지털 공학 실험 이론을 통하여 디지털 시계를 설계한다.- SET 단자를 누를 시 시계의 동작 기능을 한다(시 ... . 각 소자의 VCC와 접지 검토. PPT에 넣을 문제점 정리.참고자료http://murcielrago.tistory.com/13 [디지털 클락] Digital Clock 제작에 필요 ... 한 IC Chiphttp://rabe.egloos.com/1589239 빵판에다 만드는 디지털 시계(Digital Clock)https://www.youtube.com/watch?v=LjrdVzRfJOA Tutorial Crear Reloj digital

리포트 | 12페이지 | 2,000원 | 등록일 2020.01.01

다운로드 장바구니
판매자 표지

디지털공학실험 09. romramcounter 예비

< ROM, RAM Memory and Counter 순차회로 예비보고서 >Figure에 해당되는 동작설명일단, ROM과 RAM은 기억장치로써, 장치에 어떠한 입력 Input이 들어왔을 때 메모리에서 그 입력에 해당되는 출력Output을 출력해주는 기능을 한다.우선 W..

리포트 | 7페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
[디지털공학실험] 논리회로의 간소화, 예비레포트

논리회로의 간소화예비 레포트1. 실험제목 : Chapter 8. 논리회로의 간소화2. 실험목적? 무효 BCD-코드 감지기에 대한 진리표 작성? 카르노 맵을 이용한 표현식의 간소 ... 화? 간소화된 표현식을 구현하는 회로의 구성 및 시험? 회로 내 결함에 의한 영향 예측3. 실험 장비 및 부품7400 NAND 게이트모든 입력이 1인 경우 0이 출력되며 그 외 ... 다.BCD 코드숫자, 영자, 특수 기호를 나타내기 위한 6비트로 이루어지는 코드. 오류 검사용의 1비트가 부가되어, 전체로서는 7비트로 구성된다.5. 실험 방법 및 순서실험 순서

리포트 | 4페이지 | 1,000원 | 등록일 2019.04.10

다운로드 장바구니
판매자 표지

[전기실험]디지털 공학 실험 레포트 1장(문제풀이)

전기실험전기실험디지털 공학 실험 레포트 1장(문제풀이) 홀수 문제의 정답은 책 끝 부분에 있다.1-1절 디지털 양과 아날로그 양1. 아날로그 데이터에 대한 디지털 데이터의 장점응 ... 두 가지만 나열하라.1. 디지털 데이터는 아날로그 데이터에 비해 더 효율적이고 신뢰성 있게 처리하고 전송할 수 있다.2. 디지털 데이터는 아날로그 신호와는 달리 잡음(雜音 ... )의 영향을 거의 받지 않는다.2. 온도나 소리 이외에 아날로그 양의 예를 들어라.시간, 거리, 압력3. 디지털 또는 아날로그 출력을 가질 수 있는 보편적인 상품 3가지를 나열하라.1

리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20

다운로드 장바구니
디지털공학실험(디지털시계프로젝트) A+받은 자료입니다

1.디지털시계의 회로도 & 구성 원리? 디지털시계 회로도?디지털시계 구성도? 디지털시계는 위와 같은 회로도와 구성도로 작동이 된다. 진행과정을 살펴보면,?NE 555 Timer ... 면 된다.이번 프로젝트는 초단위 디지털 시계만 설계를 하므로 , 초단위까지의 Clock신호로만 연결을 한다.1~9초단위의 10진 카운터의 BCD 출력과 Decoder의 BCD(A,B,C ... .( 전류제한 저항은 생략해서 설명) Common-Cathode Type은 Common Pin에 GND를 연결하고 각각의 Pin에 VCC를 연결하면 LED가 켜진다. 이번 디지털 시계

리포트 | 14페이지 | 5,000원 | 등록일 2018.09.16 | 수정일 2020.12.22

다운로드 장바구니
판매자 표지

디지털공학실험 09. ROM,RAM 결과

< ROM, RAM 순차회로 결과보고서 >VHDL 코드[ ROM VHDL Module Code ]library IEEE;use IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_arith.all;use ieee.std_logic_unsigne..

리포트 | 12페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
판매자 표지

디지털공학실험 08. 신호등 결과

< Traffic Light 결과보고서>VHDL 코드[VHDL Module Code]library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_unsigned.all;entity traffic isPort ( clk : ..

리포트 | 6페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
판매자 표지

디지털공학실험 08. 신호등 예비

< 순차 회로 신호등예비보고서>실험목적순차 회로를 통한 직렬 가산기를 설계하는 법을 학습한다.또 직렬 가산기를 설계하고 상태표와 상태그래프로 나타내어 분석한다.이론.작동우선

리포트 | 2페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

다운로드 장바구니
디지털공학실험 (기본논리회로 및 비교기)

1. 실험 목표- 기본 논리게이트의 특성을 알고 이를 응용하여 Breadboard에 구성하는 방법을 익힌다.- 비교기의 원리에 대해 알고 실험을 통해 확인한다.2. 관련 이론(1 ... 를 숙지하여 입출력 방향을 확실하게 알아두어야 한다.3. 실험 과정(1) 실험장비- IC 7400, 7402, 7404, 7408, 7432, 7485, 7486 - 브레드보드 ... 1대- 약간의 랩핑 와이어 - 스트리퍼 1개 (2) 실험내용실험① AND게이트 구성 실험

리포트 | 7페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
디지털공학실험 (래치회로 및 SR, D플립플롭)

결과 레포트디지털공학실험( 래치회로 및 SR, D플립플롭 실험 )과 목 명디지털공학실험이 름담당 교수실험 일자제출 일자결과 보고서1. 실험 목표- 기억소자로서 래치의 기본 개념 ... 로 구성- IC 7408 = 최대 4개의 AND 게이트로 구성※ 내부 회로도를 숙지하여 입출력 방향을 확실하게 알아두어야 한다.3. 실험 과정(1) 실험장비- IC 7400 ... , 7402, 7404, 7408 - 브레드보드 1대- 약간의 랩핑 와이어 - 스트리퍼 1개(2) 실험내용실험① SR래치회로(NOR) 구성 실험② SR래치(NAND) 구성실험③ SR플립플롭

리포트 | 9페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니
판매자 표지

디지털공학실험 05. 가산기 ALU 예비

실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감 ... 산을 실험함으로써 ALU의 동작과 응용 확인이론.반가산기1비트의 이진수를 표시된 두 수를 합하여 그 결과를 출력하는 가산기를 반가산기라고 한다. 이떄 두 개의 수 A,B를 합해서

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

다운로드 장바구니
판매자 표지

디지털공학실험 05. 가산기 ALU 결과

실험사진[ 반가산기 실험회로 A-L, B-H 일때 C-L, S-H ][ 전가산기 실험회로 8번째, 7번째 2번째 실험 사진]결과보고 및 검토ABCSLLLLLHLHHLLHHHHL ... [ 표 6-6 반가산기 회로의 진리표]ABCiCSLLLLLLLHLHLHLLHLHHHLHLLLHHLHHLHHLHLHHHHH[ 표 6-7 전가산기 회로의 진리표 ]이번 실험은 반가산기 ... , 전가산기의 논리식을 이용하고 그 논리식을 통해서 회로로 구현해보았다. 이번 실험도 실험값 모두 이론값과 일치하여 정확한 실험을 했었다.또, 이번 실험을 통해 반가산기와 전가산기

리포트 | 2페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
홍익대,2-1,디지털공학실험,보고서들

이번 실험을 통해 클럭 펄스가 들어올 때마다 저장 데이터가 좌우의 플립플롭으로 이동하는 것을 눈으로 확인할 수 있었다. CLK 4 이후부터는 데이터가 (0,0,0,0)으로 유지 ... 시키는 과정이 없기 때문에 발생하는 것으로 보인다. 또한 실험 중 ‘NOT게이트가 왜 있어야 하는가?’에 대한 의구심이 들었는데, 조교님을 말을 통해 회로 작동 중 오류 시 ‘초기화’하는 행위를 ‘1’로 두기 때문에 NOT게이트를 사용하는 것을 알 수 있었다.

리포트 | 3페이지 | 1,000원 | 등록일 2019.01.23 | 수정일 2019.01.25

다운로드 장바구니
판매자 표지

디지털공학실험 04. 래치와 플립플롭 예비

실험목적기억소자의 기본 원리를 이해한다.순차논리회로의 기본 소자인 래치와 플립플롭을 종류(SR, D, JK, T) 별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해 ... 한다.이론.디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회로는 현재의 입력 ... ) 클럭 동기 RS 플립플롭RS 래치들은 입력 R,S 가 변할떄 출력도 직접 변하지만 디지털 시스템에서는 시스템의 클럭에 따라서만 출력의 변화가 요구되는 경우가 많다. 이렇게 클럭

리포트 | 4페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

다운로드 장바구니
[기계공학] 실험 레포트 A+ ; 3D Digitizing

3D - Digitizing과 목 명기계공학실험2담당교수소 속기계공학과학 번실험 조성 명실험 날짜■ 실험 요약 ■- 3D Digitizing -1. 실험목적1) 2차원의 물체 ... 한다. 그러므로 3차원 형상의 특정부분의 위치 파악을 위해서는 별도의 장비를 개발하고 이를 이용할 필요성이 있다. 본 실험에서는 3차원 물체의 각 점의 위치를 파악할 수 있 ... 는 장비를 정확히 이해하고 이용하여 DATA를 도출한다.2. 실험결과의 개요1)Link 1Link 2Link 3Link 4Link 5Link 6Link 7Link 8Link 9

시험자료 | 20페이지 | 3,500원 | 등록일 2017.01.23

다운로드 장바구니
판매자 표지

디지털공학실험 02. 일반 논리 게이트 응용 예비

실험목적논리회로의 기본이 되는 게이트들의 기본논리와 동작원리를 이해한다.논리게이트들을 이용하여 논리식을 구현하고 동작을 확인한다.이론.가. 기본 논리게이트1) OR 게이트두 개

리포트 | 2페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

다운로드 장바구니
판매자 표지

디지털공학실험 06. 조합논리회로응용 결과

< 조합논리회로 응용 결과보고서 >실험사진[ 7-segment LED 회로 6, 8, 3 점등 사진 ]결과보고 및 검토 / 고찰 및 토의이번 실험에서는 회로에서의 스위치 사용

리포트 | 1페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
판매자 표지

디지털공학실험 07. 직렬덧셈기 결과

< 순차 회로 직렬 가산기 With Accumulator 결과보고서>실험serial adder는 2개의 시프트 레지스터가 Full Adder로 입력하여 더해진 출력값을 다시 1개 ... c값은 carry값으로 x와 y를 더했을때 16이 넘으면 1이 나와야한다고 생각되는데 결과값에서는 내 생각과 달랐다.sh는 1일때 shift된다.결과보고 및 검토이번 실험에서 우선

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
디지털공학실험 (JK플립플롭 및 비동기식카운터)

결과 레포트디지털공학실험( JK플립플롭 및 비동기식 카운터 실험 )과 목 명디지털공학실험이 름학 과담당 교수실험 일자제출 일자결과 보고서1. 실험 목표- 플립플롭의 기본 개념 ... 7476 = JK플립플롭 2개가 들어가 있는 구성※ 내부 회로도를 숙지하여 입출력 방향을 확실하게 알아두어야 한다.3. 실험 과정(1) 실험장비- IC 7400, 7402, 7411 ... , 7476 - Breadboard 1대- 약간의 랩핑 와이어 - 스트리퍼 1개(2) 실험내용실험① JK플립플롭 구성 실험② 4비트 비동기식 상향 카운터 구성실험③ 4비트 비동기식

리포트 | 11페이지 | 1,000원 | 등록일 2019.01.23

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기