디지털공학실험 (JK플립플롭 및 비동기식카운터)

목차

1. 실험 목표

2. 관련 이론
(1) 클록
(2) JK 플립플롭
(3) 카운터
(4) IC 7400, 7402, 7411, 7476의 내부 회로도

3. 실험 과정
(1) 실험장비
(2) 실험내용
(3) 실험과정

4. 실험 결과

5. 결론

본문내용

1. 실험 목표
- 플립플롭의 기본 개념을 이해하고 JK플립플롭의 원리 및 동작 특성을 이해하며 JK플립플롭 회로를 직접 Breadboard에 구성한다.
- 여러 가지 비동기식 카운터의 개념을 이해하고 이를 Breadboard에 구성한다.

2. 관련 이론
(1) 클록
- 클록이란?
: 논리회로를 사용한 연산을 시간적으로 양자화하기 위한 신호이다. 논리소자의 동작속도는 무한대가 아니라 그들을 조합한 논리회로에서는 입력이 주어지고 있으므로 결과가 얻어지기까지에 다소의 시간이 걸린다. 이 지연은 회로 각각의 구성요소나 복잡도에 따라서 가지각색이다. 그래서 모든 부분회로의 지연을 어떤 단위시간보다 짧게 억압하고, 이 시간간격마다 여러 가지의 값을 정하여 가는 방식이 생각되었다. 이것을 동기식 회로라고 하고, 이 단위시간마다 발생시켜 모든 부분 회로의 보조를 맞추기 위한 신호를 클록이라고 한다. 또, 해당 신호가 펄스상태인 것으로부터 클록 펄스라고 하는 경우도 있다.

(2) JK 플립플롭
- JK 플립플롭의 가장 큰 특징은 J=1, K=1 인 경우 JK 플립플롭의 출력이 이전 출력의 보수 상태로 바뀐다는 점이다.
- JK 플립플롭은 RS플립플롭의 S입력과 R입력이 동시에 가해지면 금지된다는 단점은 토글이라는 반전의 형태로 극복하였지만 토글 신호가 출력이 바뀌는 동안 계속하여 입력되게 된다. 그래서 클럭신호가 0에서 1로 또는 1에서 0으로 바뀌는 순간에만 입력을 샘플하는 방법을 쓰게 되었는데 이것이 Edge-triggered 플립플롭이다. Edge-triggered 플립플롭은 게이트 상호간의 작은 딜레이 차이를 이용해서 클럭신호가 바뀌는 동안만 출력이 변화하도록 되어있다.

(3) 카운터
- 카운터란?
1) 카운터는 시프트 레지스트와 마찬가지로 일련의 플립플롭을 연결한 회로이다.
2) 주어진 플립플롭에 대하여 서로 다른 출력 상태의 수가 최대가 되도록 연결함.

참고 자료

김재홍, 『디지털공학실험』, 형설출판사, 2008
백주기, 『디지털논리회로 설계와 실험』, 성안당, 2017
네이버 지식백과 (정보통신용어사전, 2008. 1. 15, 일진사)