디지털공학실험 (래치회로 및 SR, D플립플롭)

목차

1. 실험 목표

2. 관련 이론
(1) 클록이란?
(2) 래치회로
(3) 플립플롭
(4) IC 7400, 7402, 7404, 7408의 내부 회로도

3. 실험 과정
(1) 실험장비
(2) 실험내용
(3) 실험과정

4. 실험 결과

5. 결론

본문내용

1. 실험 목표
- 기억소자로서 래치의 기본 개념을 이해하고 SR래치 및 SR, D플립플롭의 원리 및 동작 특성을 이해하는데 목적을 둔다.
- 기본논리게이트를 응용하여 래치와 플립플롭 회로를 Breadboard에 구성한다.

2. 관련 이론
(1) 클록이란?
- 논리회로를 사용한 연산을 시간적으로 양자화하기 위한 신호이다. 논리소자의 동작속도는 무한대가 아니라 그들을 조합한 논리회로에서는 입력이 주어지고 있으므로 결과가 얻어지기까지에 다소의 시간이 걸린다. 이 지연은 회로 각각의 구성요소나 복잡도에 따라서 가지각색이다. 그래서 모든 부분회로의 지연을 어떤 단위시간보다 짧게 억압하고, 이 시간간격마다 여러 가지의 값을 정하여 가는 방식이 생각되었다. 이것을 동기식 회로라고 하고, 이 단위시간마다 발생시켜 모든 부분 회로의 보조를 맞추기 위한 신호를 클록이라고 한다. 또, 해당 신호가 펄스상태인 것으로부터 클록 펄스라고 하는 경우도 있다.

(2) 래치회로
* S-R 래치
- S-R래치 회로에는S(set)과 R(reset)로 표시된 두 입력과 Q와 Q'로 표시된 두출력이 있으며 두 출력은 항상 보수 상태가 된다.

(3) 플립플롭
1) 클록형 S-R 플립플롭
- 클록 펄스에 동기시켜서 동작시킨다.
2) 클록형 D플립플롭
- 클록형 S-R플립플롭에서 원하지 않는 상태 (S=R=1)을 제거하는 방법 중의 한가지 플립플롭
- D플립플롭의 이름은 데이터 또는 지연을 의미한다.
(4) IC 7400, 7402, 7404, 7408의 내부 회로도
- IC 7400 = 최대 4개의 NAND 게이트로 구성
- IC 7402 = 최대 4개의 NOR 게이트로 구성
- IC 7404 = 최대 6개의 인버터로 구성
- IC 7408 = 최대 4개의 AND 게이트로 구성
※ 내부 회로도를 숙지하여 입출력 방향을 확실하게 알아두어야 한다.

참고 자료

김재홍, 『디지털공학실험』, 형설출판사, 2008
백주기, 『디지털논리회로 설계와 실험』, 성안당, 2017
네이버 지식백과 (정보통신용어사전, 2008. 1. 15, 일진사)