• AI글쓰기 2.1 업데이트
  • 통합검색(126)
  • 리포트(124)
  • 시험자료(2)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

감산기결과보고서 2024 8비트 병렬 가산기 BCD 가산기 4비트 전감가산기 vhdl orcad 가감산기 bcd가산기 mycad
판매자 표지는 다운로드시 포함되지 않습니다.

"감산기 설계결과보고서" 검색결과 21-40 / 126건

  • 자료 표지
    디시설 - 전가산기, 전감산기 설계
    결과 보고서( 전가산기, 전감산기 설계 )제목전가산기, 전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리 ... 에서 발생하는 빌림수를 고려해야 한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부 ... 한다. 또한 이 실습을 통해서는 if~then~elsif~end if(VHDL) 형식과 다양한 방법으로 전가산기를 설계하는 법을 배울 수 있다.실습 내용실습 결과전가산기VHDL코드
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    기초전자설계및실험 예비보고서 - OP Amp를 활용한 가감산기와 미적분기
    .V0=a*V1-b*V2 조건을 만족하는 감산기를 구성하고 출력을 확인한다.2.실험 전 예비보고서 작성할 때 OP Amp의 폐회로 피드백 회로를 이용한 감산기에 대한 이론을 제시 ... 라고 함실험회로 및 시뮬레이션 결과1. 가산기1) 설계문제 1 : Inverting 가산기uA741 OP Amp 칩을 사용하여 OP Amp의 기본동작을 확인한다.V0=-(a*V1 ... -Inverting 증폭기를 구성하고 출력을 확인한다.실험 전 예비보고서 작성할 때 OP Amp의 폐회로 피드백 회로를 이용한 Non-Inverting증폭기에 대한 이론을 제시하고 이
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30
    다운로드 장바구니
  • 자료 표지
    VHDL 설계 실습 보고서 (전감산기 설계)
    VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 설계실습 목적전감산기는 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것 ... 과는 반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다. 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계 ... 를 설계하여 시뮬레이션한 결과는 위 진리표에서의 값과 같게 나오는 것을 확인 할 수 있었다.전감산기의VHDL 설계1. 전감산기를 VHDL로 설계하고 아래에 VHDL 코드를 작성하시오
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29
    다운로드 장바구니
  • 자료 표지
    A+받은 TTL 7483을 이용한 4자리 가감산기
    기초전자공학실험1 보고서실험5. 조합회로 ㅣ모의실험 및 분석TTL 7483을 이용한 4자리 가감산기 모의실험회로도를 통해 cB1~cB4가 B1~B4와 SUB 값에 의해 결정되고S ... 5가 A4, B4, SUB, C4에 의해 정해져서 4자리 가감산기 계산이 완성되는 것을 알 수 있고 결과값을 확인할 수 있다.WinCUPL을 이용한 4자리 가감산기 설계 및 모의 ... 실험 결과XOP 논리부의 CUPL 코드와 모의실험 결과는 다음과 같다.4자리 가감산기의 출력값의 부호인 S5가 출력된다.실험결과 및 분석실험 5-1. TTL 7483 를 이용한 4
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2019.09.06
    다운로드 장바구니
  • 자료 표지
    가산기, 감산기 설계
    )를 만들 수 있고 감산기는 뺄셈 회로이고 반감산기(HS) 2개를 합쳐서 전감산기(FS)를 만들 수 있다.이번 실험은 어렵지 않았으나 논리식을 유도하는 과정이 복잡하고 이론이 어려웠다. 그리고 빌림 수의 개념이 어려웠지만, 이번 보고서를 작성하고 정리하면서 많은 도움이 되었다. ... 목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. 실험 목적가산기, 감산기의 원리 ... 를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다.가산기, 감산기의 진리표와 논리식을 이용하여 동작을 확인한다.3. 실험 기구● 브레드보드IC칩과 도선을 연결
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서
    하고 결과를 예상 값과 비교 해보았다. 예비 보고서에서 쓴 값과 일치 하였다. 반감산기는 2진수 1자리의 두 개 비트를 빼서 그차를 산출하는 회로이다. 입력 변수 A와 B의 빌림수 없 ... 과 비교 해보았다. 예비 보고서에서 쓴 값과 일치 했다. 전감산기는 반 감산기 2개를 이용하여 구현하였다. 전감산기는 입력 변수 와 윗자리로부터 빌려온 빌림수의 빌림수 없는 차 ... 실험3 결과보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20
    다운로드 장바구니
  • 자료 표지
    예비보고서(7 가산기)
    실험제목 :가산기- 예비보고서1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. 관련이론디코더, 인코더 ... 가 전감산기로 바뀐 것을 제외하고는 일체가 동일한 회로들이다.감산은 결국 보수에 의한 가산과도 같으므로 실제 회로에서는 대개 감산기를 별도로 설계하지 않고 가산기를 이용하여 감산기 ... 두 입력의 가산 결과가 다시 어큐뮬레이터에 저장되므로 연속적인 가산을 할 수 있게 된다. 직렬 가산기는 회로가 작다는 장점이 있지만, 직렬로 연속동작을 시키려면 시간이 많이
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 3,000원 | 등록일 2020.10.14
    다운로드 장바구니
  • 자료 표지
    [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서
    FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01
    다운로드 장바구니
  • 자료 표지
    [Ayeun]컴퓨터구조 계산기 설계 보고서
    컴퓨터구조 보고서제목계산기 설계 보고서학과전자공학과학번성명제출일2018. 05. 25소요시간5시간#계산기 회로 완성 및 Timing simulation과 각 부분 동작 설명가감산 ... 에 따라 가산 혹은 감산을 한다.4. 이 결과 값을 ALU는 다시 MUX > A Register로 보내고 최종 결과 값을 출력한다.#timing simulation 결과- 가산기 ... 입력에 XOR에 달아 감산기 역할도 할 수 있게 만든다.ALU는 4비트 가감산기로서 전가산기를 4개 이용하여 연산을 하게 된다.최하위 비트(맨위)의 Carry in 은 T6 신호
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 3,000원 | 등록일 2018.12.21
    다운로드 장바구니
  • 자료 표지
    9주차-실험19 결과 - 카운터 회로
    : 카운터 회로실험목적 : (1) 비동기식 카운터의 구조와 동작원리를 이해한다.(2) 동기 계수기의 구조와 동작을 이해한다.(3) 임의의 mod 동기 계수기를 설계하는 방법 ... 플립플롭 이용하여 Up카운터를 설계한 것인데, 4개의 플립플롭이 모두 같은 클럭 입력을 받아서 작동하는 동기식 카운터 입니다. 이 실험의 결과는 10진수로 보았을 때 0부터 10 ... 실험의 결과를 led전구를 이용하여 관찰하였는데, 핸드폰 사진기를 이용하여 사진을 찍으면 불빛이 약한 전구들은 그 모습이 보이지 않아서 결과 사진을 제대로 찍을 수 없었기 때문
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,500원 | 등록일 2020.10.02
    다운로드 장바구니
  • 자료 표지
    디시설 - 4비트 가산감산기 , BCD 가산기
    결과 보고서( 4비트 가산/감산기 , BCD 가산기 )제목4비트 가산/감산기 , BCD 가산기실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이 ... ”“0011”0x88“1001”“1001”0x1218실험 결과 및 고찰이번 실험은 BCD 가산기를 설계하고 원리를 알아보는 실험 이었다. 입력으로는 0~9의 값 2개를 받고 합을 구 ... 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습한다.실습 내용실습 결과4비트 가산기VHDL코드- 코드 주요 내용 및 동작 부분 해석package 선언 : 1
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 설계 2 결과 보고서
    *결과보고서*8주차설계 2 결과 보고서조13조1. 설계 결과회로도 구성1011+ 00011100 (가산)설계 예비보고서에 첨부했던 시뮬레이션 회로도와 같은 모양으로 구성 ... 면 (-)로 부호를 결정하도록 회로를 구성하였다.2. 설계 결과 분석 및 고찰이번 설계는 기본 소자들을 이용하여 전감가산기를 구성하는 실험이었다. 설계과정은 먼저 4비트 전가산기 ... 를 구성하여 설계하였다. 그리고 완성된 4비트 전가산기에 XOR게이트를 하나 추가한 후, 그 입력값에 S값을 정해주었다. 여기서 S는 값이 0일 때 전가산기, 값이 1일 때 전감산기
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    가산기 실험보고서
    실험보고서가산기1. 실험목적본 실험을 통해 반가산기에 대해 알아본다.전가산기에 대해 알아본다.2비트 덧셈기에 대해 알아본다.2. 기초이론부울대수는 영국의 수학자 조지 부울 ... 에 따른 논리식을 모두 ‘OR’하여 간소화된 논리식을 만든다.-가산기가산기(Adder)와 감산기(Subtracter)는 2진수를 더하거나 빼는 디지털 회로이다. 가산기는 보수 ... (Complement)를 이용하여 감산을 할 수 있고, ‘자리 옮김(Shift)’으로 곱하기나 나누기도 할 수 있다. 이 때문에 감산기보다 가산기가 더 많이 사용된다.가산기는 2진수에 다른
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2019.06.27 | 수정일 2020.05.01
    다운로드 장바구니
  • 자료 표지
    산술논리연산회로 실험보고서
    에 불이 켜지고 0이면 불이 꺼지도록 하라.5.2 선택 입력에 따라 기초 이론의 [표 6-1]과 같은 결과가 나오는지 확인하고, 측정값을 실험 결과 보고서의 [표 6-4]에 기록하라 ... 에 따라 기초 이론의 [표 6-2]와 같은 결과가 나오는지 확인하고, 측정값을 실험 결과 보고서의 [표 6-5]에 기록하라.5.6 해당 실험의 기초 이론을 참고하여 [그림 6-4 ... 이론의 [표 6-3]과 같은 결과가 나오는지 확인하여 측정값을 실험 결과 보고서의 [표 6-6]에 기록하라.5.8 기초 이론의 [표 6-3]에서 제시된 각 기능에 따라 [그림 6
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2020.04.26
    다운로드 장바구니
  • 자료 표지
    실험 2. CMOS 회로의 전기적 특성 예비보고서
    한 접근을 이용해 이해할 수 있고, 설계할 수 있다. 감산기의 종류는 반감산기, 전감산기가 있다.반감산기1비트의 2개의 입력과 XOR gate, AND gate, Inverter ... 개의 반감산기와 OR(IC 7432)1. XOR GATE2. AND GATE3. OR GATE4. INVERTER실험 과정 및 예상결과실험 1 반가산기(A,B:입력, S:합, C ... 실험 3 예비보고서교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 1,000원 | 등록일 2017.12.07
    다운로드 장바구니
  • 자료 표지
    디지털시스템실험 4주차 결과리포트
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서2017 디지털 시스템 설계 및 실험 KECE210 전기전자공학부실험제목Add ... 지 않았을 때)와 감산기(푸쉬 버튼을 눌렀을 때)의 구별은 사진의 오른쪽에 위치한 푸쉬 버튼을 통해 구현하였다.=> LED2 ~ LED5로 결과값을 볼 수 있도록 하였고, DIP ... SWITCH를 통해 연산하고자 하는 두 4 bit수를 입력하도록 하였다.위의 두 사진은 8과 2을 가감산기를 통해 연산한 결과이다왼쪽 사진을 8과 2를 더하여 10의 값이 됨을 보여
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,500원 | 등록일 2018.01.02
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-비교기-MUX-ALU-예비보고서
    논리회로설계 실험 예비보고서 #5실험 5. 조합 회로 설계-비교기_MUX_ALU실험 목표비교기와 MUX, DEMUX 그리고 ALU의 작동에 대하여 이해한다. 이를 바탕으로 입력 ... 할 필요 없이 그 결과가 출력값이 된다. 하지만 두 수의 크기가 같다면 다음 단을 비교하여 똑같은 과정을 반복한다. 즉, 1비트 비교기를 최상위 비트부터 비교하며 두수의 크기 ... 가 다른 경우 그 결과값을 출력값으로 만든다. 4비트 비교기를 예로 들어 보겠다. 4비트 비교기의 구성도는 다음과 같다.여기서 입력과 출력의 진리표를 그려 분석해 보고 입력과 출력
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-비교기-MUX-ALU-결과보고서
    논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1 ... _JSW_CHS_Adder는 4비트 크기의 이진수 A_in[3:0]와 B_in[3:0]을 입력으로 받아 덧셈 후 결과값인 5비트 크기의 비트열을 출력으로 반환(return)한다. 프로
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    디지털실험 - 실험 3. 2비트 전가산기 예비
    게이트만을 사용하여 전가산기를 설계하라.예비보고서 2) 전가산기 출력이S`=`A` OPLUS `B` OPLUS `C _{i} 임을 진리표를 사용하여 확인하여라.ABCiS ... *예비보고서*실험주제실험 3. 2비트 전가산기조13조1. 실험 이론- 목 적1) 반가산기와 전가산기의 원리를 이해한다.2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이 론 ... 법칙에서 2개의 2진 digit 가산은 합 digit와 자리올림 digit의 2개의 digit로 결과가 얻어진다.2) 반가산기 (Half Adder)2진 덧셈을 살펴보면 2-입력
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2017.04.02
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로 실험 예비3 가산기 감산기 adder subtractor
    를 확인한다.3. 2를 토대로 Truth table 작성.3. 반감산기1. 위의 회로를 구성2. 모든 입력 조합을 넣고, 결과를 확인한다.3. 2를 토대로 Truth table ... 작성.4. 전감산기1. 위의 회로를 구성2. 모든 입력 조합을 넣고, 결과를 확인한다.3. 2를 토대로 Truth table 작성.이어서 회로 결선도회로 결선도전감산기 회로도참고문헌 ... REPORT(예비보고서)교육목표정보통신대학 교육목표정보통신대학은 수요지향적 교육을 바탕으로 국제 경쟁력과 전문성 및 실용성을 갖춘 고급 정보통신 엔지니어의 양성을 목표로 하고 있
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 25일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:52 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기