"플립플롭기능"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 쉬프터 레지스터 555타이머 쉬프트 레지스터 디지털시계 설계 비동기 카운터 디지털 시계 시프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭기능" 검색결과 361-380 / 917건

플립플롭의 종류

개를 사용하여 만들 수 있다. 만일 D 입력에 0이 들어오면 SR=01이 되고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q=0이 된다. 만일 D 입력에 1이 들어오면 SR ... =10이 되고 SR 플립플롭은 세트 기능을 수행하여 출력 Q=1이 된다. 따라서 D 플립플롭에서는 클럭의 상승 모서리가 발생하는 시점에 입력 D 값이 그대로 출력 Q로전달됨을 알 ... D Plip-Plop- D 플립플롭D 플립플롭(Delay flip-flop 또는 Data flip-flop)은 그림 7-9에 나타낸 것과 같이 SR 플립플롭과 NOT 게이트 한

리포트 | 4페이지 | 1,000원 | 등록일 2012.05.14

다운로드 장바구니
디지털 시계 제작(디지털공학 실습 과제)

면 될 것이다. 따라서 시를 나타내는 12진 카운터의 enable 출력 Eo를 T 플립플롭의 입력에 연결해주면 된다. 참고로 앞에서 설계했던 시, 분, 초들을 나타내는 각 카운터 ... 도록 설계하였고, 또한 아랫자리 플립플롭의 Eo를 윗자리 플립플롭의 Ei로 차례로 연결하여 사용하기 때문에 결국 시를 나타내는 12진 카운터는 자신의 카운터 값이 최대값(11시)인 구간 ... 의 마지막 한 클럭 주기 동안(11시 59분 59초)만 1이 출력된다. 따라서 그림 3-1의 T 플립플롭은 정확히 12시간마다 한번씩 상태값을 바꾸게 된다. 이번 시계 설계

리포트 | 12페이지 | 2,500원 | 등록일 2013.01.18

다운로드 장바구니
실험7예비 Shift Register

면 Shift register는 여러 개의 플립플롭을 연결시켜 입력에 대한 출력이 연쇄적으로 연결되는 형태를 가진다. 입력되는 공통신호에 대해 그 값들이 변하게 되고 Shift 되는 기능 ... 의 플립플롭회로입력1101이 클록 펄스에 따라서 들어가면 FF1∼FF4는 0000상태에서부터 1000→0100→1010→1101과 같이 변화된다.3. 사용 부품- 74HC00, 74HC ... 저장된 데이터가 한자리씩 이동하는 기능을 수행한다. 이러한 Shift register는 저장된 2진수의 정보를 단방향으로 또는 양방향으로 이동시킬 수 있다. 구조를 살펴보

리포트 | 7페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
디지털공학 실험 디지털시계보고서

를 같이 나타내었다. enable 기능이 있는 카운터에서 Ei가 0일 경우에 모든 플립플롭의 J, K 입력은 0이 되어 현재 값이 유지되어 카운터가 멈추게 되고, 1일 경우 ... 에는 Ei를 연결하기 전과 같은 값이 플립플롭의 입력 J, K로 들어가기 때문에 Ei가 없었을 때와 같이 동작한다.그림 9.3 6진 카운터(a) enable 기능이 없는 6진 카운터 회로 ... 을 유지하고 있으면 된다. JK 플립플롭의 입력 J와 K에 각각 0이 들어오면 현재값을 유지하는 특성을 이용하여 입력 Ei와 각 플립플롭의 입력 J,K로 들어가는 값을 각각 AND

리포트 | 11페이지 | 1,000원 | 등록일 2012.11.28

다운로드 장바구니
주기억장치(RAM, ROM), memory-mapped I/O와 DMA, 병렬처리 및 파이프라이닝에 대한 자료

을 계속 유지할 수 있는 SRAM과 전원 공급 외에도 주기적으로 재충전을 해주어야 내용을 기억하는 DRAM으로 나뉜다.SRAM (Static RAM)플립플롭을 집적한 것으로 전원 ... 단어들의 수를 알 수 있도록 구성되어야 한다. 또한 사이클 훔침이라해서 CPU가 주기억 장치를 엑세스하지 않는 동안에 시스템의 버스를 사용하는 기능이 필요하다.- CPU를 휴지 ... processor), 인터리브드 메모리(interleaved memory), 캐쉬(cache) 메모리, 다중 기능장치(multiple functional unit), 파이프라인 기능

리포트 | 8페이지 | 1,500원 | 등록일 2018.04.08

다운로드 장바구니
디지털논리회로 FINAL PROJECT - 공중전화

.7408AND과제(3)의 Phone Number 장치의 74192에서 나오는 특정한 Binary 코드(전화번호)만 JK플립플롭을 통과하도록 함 등.LED과제(3)과 과제5에서 코인이 세 ... 번호)만 JK플립플롭을 통과하도록 함 등.NE555과제(4)에서820 Ω, 6.8k Ω 저항100F 캐패시터와 함께 타이머를 구성함7476Flip-flop과제(3)의 Phone ... 015238 황선종 (4조)제출일자: 2013년 6월 21일1. Project의 목적칩의 기능과 논리구조의 이해하고,지금까지 학습한 내용들을 복합하여 하나의 작품에 응용 및 구현.2. 사용

리포트 | 10페이지 | 1,500원 | 등록일 2014.05.15 | 수정일 2014.06.03

다운로드 장바구니
결과 RAM

]이번 주의 실험은 데이터를 기억하고 읽을 수 있는 소자인 RAM을 구현하고 그 기능을 살펴보는 것이었다. 실험실에서는 2-bit RAM을 구현해보았는데 플립플롭에 인버터를 사용 ... 하여 구현하였다. 플립플롭을 2개 사용하였으므로 2bit를 저장한다는 것을 알 수 있고 입력단에 들어가는 값들을 조절해줌에 따라서 읽고 쓰는 동작을 하는 것을 확인하였다. 실험 ... 것이다. 하지만 Gate를 사용하여 구현한 첫 번째 실험과 IC chip하나만 사용하는 두 번째 실험을 비교해보면 두 번째 실험은 64비트에 대한 정보를 처리한다. 기능은 같

리포트 | 3페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
레지스터 실험(결과)

하는가? ②① NAND② 플립플롭③ 카운터④ AND(7) 데이터를 기억 장치로부터 받아들여 일시적으로 기록하고 제어회로에의해 지정된대로 전송하는 기능을 가진 중앙처리장치 중의 하나 ... 는? ①① Register② Flip Flop③ CPU④ Counter이번 실험은 레지스터에 대한 실험이었다. 레지스터는 여러 비트의 데이터를 일시적으로 저장하는 기능을 갖는 플립플롭의 모임을 말 ... 필요한지 조사하여라.문제의 정의를 확실히 알 수는 없지만, n 개의 플립플롭으로 구성된 2진카운터는가지의 출력 상태를 가지지만 링 카운터는 n 가지의 출력상태를 가진다. 10가지

리포트 | 5페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
(예) 17. 비안정 멀티바이브레이터

요약멀티바이브레이터에는 쌍안정, 단안정, 비안정의 세 가지 유형이 있다. 각 유형의 이름은안정한 상태의 수를 의미한다. 쌍안정은 Set나 Reset 될 수 있는 래치나 플립플롭 ... 와 LOW를 번갈아 발생시킨다. 비안정 멀티바이브레이터는 출력이 일정한 펄TM의 흐름을 갖기 때문에 종종 클럭 발생기의 기능을 하기도 한다. 많은 시스템에서 원-숏이나 비안정 멀티

리포트 | 4페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니
디지털공학실험 10/e 22장 예비보고서 입니다. 저자 David.M.Buchla

: 74195 4비트 시프트 레지스터, 7400 4조 NAND 게이트, 7493A 카운터, 7474 D 플립플롭, 7486 4조 XOR,4조 DIP 스위치, LED 4개, 저항 ... 330Ω 4개, 1㏀ 6개, N.O 푸시버튼 2개4. 실험이론◎ 시프트 레지스터 : 플립플롭으로 구성되고, 디지털 시스템에서 데이터 전송과 저장에 관련된 응용 분야에 매우 중요 ... 연산→ 디지털 파형 발생기(a) 링카운터 : 각 순서의 상태에서 하나의 플립플롭을 사용한다. 이 카운터는 각 상태마다 각각의 출력이 있기 때문에 디코딩 게이트가 필요 없다는 장점

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
CPU 설계 과제 (컴퓨터 구조 A+받은 자료)

되어 있다.① 16비트의 4096워드를 가진 메모리 장치② 9개의 레지스터: AR, PC, DR, AC, IR, OUTR, INPR, SC③ 7개의 플립플롭: I, S, E, R ... 는 KM62256A를 사용하였고, 레지스터는 74LS163을 사용한다.플립플롭은 D-FF는 7474 JK-FF는 7476을 사용하고, 디코더는 3X8 74138, 4X16 74154 ... D0에서 D7까지 디코딩된다. 15번째 비트는 I로 표시되는 플립플롭에 전송되며, 나머지 11비트들은 제어 논리 게이트로 연결된다.IR은 R'T1일 때 LD되고 R'T2

리포트 | 17페이지 | 4,000원 | 등록일 2015.01.27

다운로드 장바구니
전자공학실험1 예비(9장)

에 전달되도록 한다.4. JK flip-flopJK 플립플롭에서는 JK=11일 경우 출력값이 반전되는 기능을 갖게 하여 유용하게 쓰인다. 입력이 11일 때 출력을 반전시키는 기능 ... 전자공학실험1- 예비보고서 -[9장. 래치와 플립플롭]( 개 정 판 )실험 9. 래치와 플립플롭목적SR 래치와 D 래치에 대한 논리회로의 이해. 각 래치에서 출력을 예측할 수 없 ... 는 경우를 분석. 주종 JK 플립플롭과 지트리거 JK 플립플롭의 구조와 동작원리 이해.내용순서 논리회로는 현재 출력이 현재 입력뿐만 아니라 이전 입력 상태들의 영향을 받는 논리회로

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

라.4 bit binary counter→ 2진 리플 카운터는 보수로 만드는 기능이 있는 플립플롭( T 플립플롭 또는 JK 플립플롭)이 직렬연결되는 형태, 즉 각 플립플롭의 출력 ... 카운터를 구성한 것이 위에서 두 번째 회로인데 이 회로는 Count-Up 회로에서 각 플립플롭의 클럭입력을 Q에서 받지 않고, 에서 받음으로써 Count-Down 의 기능을 수행하도록 보이게 하였다. ... counter(2) 비동기식 카운터와 동기식 카운터에 대해 알아보라.비동기식 카운터 (리플 카운터)는 첫 번째 플립플롭을 제외한 모든 플립플롭이 카운터 펄스(CP) 입력 단자

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
JK와T플립플롭실험(결과).

-> 실험 못 했지만, 일치할 것이다.(3) 플립플롭의 종류가 아닌 것은? ②① T② H③ JK④ D(4) 플립플롭에 대한 설명으로 틀린 것은? ④① RS-FF의 경우, R과 S ... 이고, 클럭펄스가 계속 인가되면 어떤상태가 되는가? ③① 세트 ② 리셋③ 반전④ 입력상태값 유지(6) 플립플롭이 리셋되어 레지스터의 내용이 모두 ‘0’이 되게 하는 입력 ... ④ 단안정 멀티 바이브레이터-> 플립플롭이번 실험은 JK와 T 플립플롭에 대한 실험이었다. 실험을 하기위해 장치를 설치를 하는데 기본값부터 별로 깨끗한 값이 나오지 않아서 이것을 조정

리포트 | 4페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
논리회로실험 5주차 예비보고서

하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론1) Verilog HDL란?? 단순 논리 게이트나 플립플롭과 같은 기본적인 소자에서부터 제어회로, 통신용 모뎀 ... 과 Verilog HDL로 두 가지의 종류가 있다. HDL은 설계의 효율을 극대화함과 동시에 설계 기간을 단축, 검증 정확도를 향상시킨 언어이다. 디자인 재사용이 가능하며 회로 기능 ... 변경이 용이하다.2) Verilog의 연산자연산자기능연산자기능+ , - , * , /산술!==case 부동> , >= , < ,

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
순차회로 해석과 설계(결과)

회로를 해석하는 방법과 이들을 설계하는 방법을 알아본다. 또한 해석 및 분석 과정에 필요한 플립플롭에 대한 여기표와 특성표에 대해 알아보고 회로의 기능을 도식화한 상태도도 알아본다 ... 고 문 헌9.조 원 의 견순차회로 해석과 설계(결과)김정환1, 김준성1, 이진혁11호서대학교 시스템제어공학과(S.N:2007)목 적이번 실험을 통해 플립플롭을 사용하여 구성 ... 1101 0 0111 0 1011 1 0111 1 101많은 디지털 회로들이 앞장에서 소개한 플립플롭들과 논리 게이트들로 구성된다. 이 장에서는 플립플롭과 논리 게이트들로 구성된 순차

리포트 | 5페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
[0327예비] 시프트레지스터

}100002000130011401115111161110711008100090000그림 2 존슨 카운터일반적으로 N단의 플립플롭을 사용하는 경우 2N 개의 출력상태가 나오므로 링 카운터보다는 효율적이라 할 수 있 ... Sequence : PRBS) 발생기는 N개의 플립플롭을 사용하여 주기 2^{N}-1의 의사 불규칙 이진수열을 발생시키는 회로이다. 비록 출력이 불규칙하지만 본래의 상태가 반복 ... 므로 우측이동 시프트 레지스터에 해당하게 된다. 직렬입력, 병렬 입력, 직렬 출력, 병렬 출력, 좌측 이동, 우측 이동, 등의 기능을 동시에 갖추고 있는 시프트 레지스터를 만능

리포트 | 6페이지 | 1,000원 | 등록일 2014.05.15

다운로드 장바구니
디지털실험 - 동기 및 비동기 카운터 회로 설계 결과레포트

는 장치를 구성하고 있는 모든 플립플롭이 하나의 클럭신호에 의해 구동되는 장치를 의미하며, 모든 플립플롭이 같은 시간에 자기 각자의 입력을 보고, 그에 따라 자기 상태를 바꾸는 기능 ... 에 플립플롭의 구동방식에 따라 비동기식 계수기와 동기식 계수기로 나뉘는데 이 두가지가 이번 실계의 핵심 포인트였다.직렬 카운터와 병렬 카운터라고도 하는 이들은 각각, 동기식 계수기 ... 이 있다.이에 반해 비동기식 카운터는 첫 단의 플립플롭에 클럭 신호가 인가되어, 이 첫 단 플립플롭의 출력이 다음 단의 플립플롭을 활성화 시키도록 되어 있는 회로를 말하며,동기식

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
[논리회로] 디지털시계 설계 텀프로젝트 최종보고서

플립플롭의 입력 J와 K에 각각 0이 들어오면 현재 값을 유지하는 특성을 이용하여 입력 Ei와 각 플립플롭의 입력 J, K로 들어가는 값을 각각 AND 연산하여 J, K에 입력 ... 진 카운터의 enable 출력 Eo를 T 플립플롭의 입력에 연결해주면 된다. 시,분,초를 나타내는 각 카운터들의 Eo 출력은 자신의 카운터 값이 최대값일 때 무조건 1이 되는 것 ... 이 아니라 자신의 카운터 값이 최대값이면서 동시에 아랫자리로부터의 Ei가 1이 입력될 때 Eo 출력이 1이 되도록 설계하였고, 또한 아랫자리 플립플롭의 Eo를 윗자리 플립플롭의 Ei

리포트 | 13페이지 | 2,500원 | 등록일 2013.02.06

다운로드 장바구니
[5주차] flip flop

과 같이 SR 플립플롭과 NOT 게이트 한 개를 사용하여 만들 수 있다. 만일 D 입력에 0이 들어오면 SR=01이 되고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q=0이 된다 ... . 만일 D 입력에 1이 들어오면 SR=10이 되고 SR 플립플롭은 세트 기능을 수행하여 출력 Q=1이 된다. 따라서 D 플립플롭에서는 클럭의 상승 모서리가 발생하는 시점에 입력 ... , 클럭의 상승 또는 하강에지에서만 데이터가 변화한다.2) D Flip-FlopD 플립플롭(Delay flip-flop 또는 Data flip-flop)은 그림 7-9에 나타낸 것

리포트 | 17페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기