"플립플롭기능"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

래치와 플립플롭 플립플롭의 기능 쉬프터 레지스터 555타이머 쉬프트 레지스터 디지털시계 설계 비동기 카운터 디지털 시계 시프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"플립플롭기능" 검색결과 421-440 / 917건

레지스터 실험 예비 보고서

1. 실험 목적※레지스터의 기본 원리를 이해한다.※시프트 레지스터(Shift register)를 이용한 카운터의 동작을 이해한다.2. 실험 이론플립플롭은 2진 정보를 저장하기 ... 위하여 사용되고 있으나, 일반적인 디지털 데이터는 1비트 이상의 비트열로 구성되어 있으므로 데이터를 저장하기 위하여 여러 개의 플립플롭이 필요한 것이다. 이렇게 여러 비트의 정보 ... 를 저장하기 위하여 플립플롭과 새로운 정보의 전송시기와 방법을 제어하는 게이트로 이루어진 회로를 레지스터라고 한다.(1)시프트 레지스터시프트 레지스터는 잠정적인 데이터 저장을 목적

리포트 | 4페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
시프트레지스터와 카운터

의 타이밍 신호는 링 카운터의 기능을 갖도록 연결된 16비트 자리이동 카운터나 16개의 플립 플롭이 필요- 4개의 플립플롭과 디코더를 구성하기 위한 16개의 AND게이트가 필요하다. ... "에 나타나고, 높이 주어진 "데이터 상승"을 각 시간마다 한 단계씩 오른쪽으로 이동한다. 각각 상승되었을 때, 맨 왼쪽("데이터 입력")에 있는 비트는 첫 번째 플립플롭의 출력 ... 10 0 0 0데이터는 'Q' 출력의 각각 플립플롭에 저장되서, 이 배열에서, 4개의 단계 "슬롯"이 가능하며, 그러므로 4 비트 레지스터이다. 이동하는 모양의 생각을 만들기 위해서

리포트 | 20페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
실험 5. 래치와 플립플롭 예비보고서

실험 5. 래치와 플립플롭예비보고서(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.1. 래치란?순차회로는 현재의 입력 ... 게 되며, 일반적으로 많이 사용되는 메모리 소자로는 플립플롭이 있다. 플립플롭은 1비트의 정보(0 또는 1)를 저장할 수 있는 소자이며, 논리 게이트들을 연결하는 방법에 따라 다르 ... 다. 래치는 기본적인 플립플롭을 말하며 NOR게이트를 사용하여 구성할 수 있고 NAND게이트를 사용하여 구성할 수 있다.2. R-S latch회로< 회로도 >3. 동작 원리NAND

리포트 | 5페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
JK와 T 플립플롭 실험 예비보고서

1.실험 목적※JK 플립플롭(flip-flop)의 구성원리와 동작논리를 이해한다.※T(toggle) 플립플롭의 구성원리와 동작논리를 이해한다.2.실험 이론(1)JK 플립플롭RS ... '00QQ'무변화0101set1010reset11Q'Q토글(2)T 플립플롭T-FF(Toggle flip-flop)은 그림에서 나타낸 것과 같이 JK-FF을 이용하여 만들 수 있 ... 로 바뀌는 기능을 수행한다. 즉, JK-FF의 J와 K 입력단자를 각각 RS-FF의 R과 S 입력단자로 생각하면, JK=00, 01, 10일 경우에는 RS-FF과 동일한 기능(JK

리포트 | 3페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
순차회로 설계 결과보고서

되면 출력은 항상 0이고, rising edge의 clock에서 입력값을 그대로 출력시키는 D 플립플롭을 설계하였다.- 8bit shift register를 구현하기 위해 D F/F ... 도록 설계하였다.- Q, Q_bar는 입력과 출력에 모두 활용되므로 multiple source 오류 방지를 위해 inout을 사용하였다.(2) 테스트 벤치 코드- PR 기능이 올바르 ... 게 작동하는지를 확인하기 위하여 100ns~150ns에서 PR에 1을 입력하였다.- CLR 기능이 올바르게 작동하는지를 확인하기 위하여 200ns~250ns에서 CLR에 1을 입력

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
RS와 D 플립플롭 실험 예비보고서

실험 제목RS와 D 플립플롭 실험실험 목적RS(reset-set) 플립플롭(flip-flop)의 구성원리와 동작논리를 이해한다.D(data) 플립플롭의 구성원리와 동작논리를 이해 ... , 즉 플립플롭(FF)이다. FF에는 몇 개의 종류가 있으며 그 동장, 역할도 다르지만 가장 기본적인 것은 리셋 세트 FF(reset-set FF, 즉 RS-FF)이다.RF-FF ... 지만 C 있다. 이것을 동기식 플립플롭(synchronous flipflop)이라 부르고 있다.클록의 상승일 때에 동작하는 FF을 포지티브 에지 트리거형(positive edge

리포트 | 11페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
설계실습 9. 래치와 플립플롭 예비

설계실습 9. 래치와 플립플롭1. 목 적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실험 준비물- 직류전원 ... Inverter (74LS04) 3개3. 설계실습 계획서(1) JK Master/Slave 플립플롭의 1‘s catching에 대해 조사하라.- 펄스-구동 Flip Flop 의 1’s ... 와 같은 글리치 현상이 생긴다.(2) TTL 74LS73 JK 플립플롭, 74S74 D 플립플롭에 관해 회로를 조사하고, setup 및 hold 시간와에 대해 자료 값을 조사하고 그

리포트 | 4페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
Flip Flop의 기능 및 구조, 작동

HW2-Flip Flop의 기능 및 구조, 작동-(1) 일반적 기능, 구조, 작동플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면, 현재 ... 며 SRAM이나 하드웨어 레지스터 등을 구성하는데 사용 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다.1. RS 플립플롭 의 (a ... edge triggering을 나타내기도 한다.Qn : S와 R 입력이 가해지기 전의 플립플롭 상태(현재상태)Qn+1 : S와R 입력이 가해진 다음의 플립플롭 상태(다음상태)[진리표

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.14

다운로드 장바구니
2진 카운터와 2진수

- 카운터는 펄스 수를 세어서 누적해 가는 기능을 갖는 회로로 T 플립플롭과 J-K 플립플롭이 있는데 작동 방식에 따라 비동기식 카운터와 동기식 카운터로 분류한다. 비동기식 카운터에는 각 ... 시간에 의존하다. 반면 동기식 카운터는 각 플립플롭의 클럽펄스 단자에 클럭펄스가 입력되어 클럭펄스가 가해지는 순간에만 카운터 기능을 수행한다. 따라서 비동기식 카운터는 동작 속도 ... 플립플롭의 클럭펄스 입력 단자에 다른 플립플롭의 출력단자가 연결되어 출력전이에 의해 플립플롭이 작동된다. 그러므로 비동기식 카운터에서 카운터 되는 속도는 플립플롭 내부의 지연

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23 | 수정일 2017.02.03

다운로드 장바구니
아주대_논리회로실험_예비5_래치와 플립플롭

과 같이 SR 플립플롭과 NOT 게이트 한 개를 사용하여 만들 수 있다. 만일 D 입력에 0이 들어오면 SR=01이 되고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q=0 ... 이 된다. 만일 D 입력에 1이 들어오면 SR=10이 되고 SR 플립플롭은 세트 기능을 수행하여 출력 Q=1이 된다. 따라서 D 플립플롭에서는 클럭의 상승 모서리가 발생하는 시점 ... 플롭은 이와 같은 SR 플립플롭의 단점을 보완한 플립플롭으로, J와 K 입력단자에 동시에 1이 인가될 때 출력 값이 반대로 바뀌는 기능을 수행한다. 즉 JK 플립플롭의 J와 K

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
Shift Register와 Ring Cuounter

가 메모리와 다른 점은 메모리는 단순히 데이터를 저장하는 소자이나 레지스터는 데이터를 저장하는 기능뿐만 아니라 저장된 데이터를 전송할 수 있는 기능이 있다. 카운터도 플립플롭 ... 하고 시프트 시키는데 사용되며, 내부상태 순차를 처리하지는 않는다.< 그림 저장요소로서의 D플립플롭 >시프트 레지스터는 데이터를 저장하고 데이터를 이동하는 두 가지 기본적인 기능 ... 를 일시적으로 모아 두는 일종의 기억소자이다. Shift Register는 플립플롭으로 구성되며, 디지털 시스템에서 데이터를 저장하고 전송하는 것과 관련된 응용에서 중요하다. 레지스터

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

.사용부품?7408 또는 74LS08 4조 AND 게이트?7474 2조 D 플립플롭?74LS139A 디코더/디멀티플렉서?4조 DIP 스위치 1개?LED: 적색 2개, 노란색 2개 ... 실험을 하기 위해 74LS08 4조 AND게이트와 7474 2조 D 플립플롭, 74LS139A 디코더/디멀티플렉서와 4조 DIP 스위치 그리고 신호등을 표현할 적색, 녹색, 노란색 ... (decoder) 또는 데이터 라우터(router)로 사용될 수 있다. 이번 실험에서는 디코더 기능에 대해서만 살펴볼 것이다. 디코더는 하나 이상의 입력 라인으로부터 2진 정보를 받

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
8 비트 동기식 카운터

입력 J와 K의 값에 따른 기능을 수행하도록 회로를 만들려면, CLR 단자에 잠시 0을 인가하여 플립플롭의 상태를 Q=0으로 만들고 난 다음 CLR 단자에 1을 인가해 주어야한다 ... 다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭 ... 을 사용하는 형태로 구성된 회로를 말한다. 동기식 카운터 회로를 보면 사용된 모든 플립플롭들의 클럭 단자가 하나의 공통 클럭 입력 CLK에 연결되어 있다. 따라서 동기식 회로에서는 모든

리포트 | 4페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
디지털설계를위한 PLD 순차회로구현 방법과 모듈보드 안내서

할 수 있다.?셋, 리셋 기능은 사용하지 않고 동기식 D 플립플롭으로 사용할 때는 AP와 SP에 모두 0을 인가시켜야 한다.(2) WinCUPL 컴파일러의 설치?WinCUPL ... .?내부의 상태 변화는 순차회로부에 할당된 플립플롭 신호를 출력하여 LED와 연결하여 간단하게 현재의 상태를 관찰할 수 있다.1. GAL22V10을 이용한 순차회로부 구성?순차회 ... 로부는 조합회로와 D플립플롭으로 구성되어 있는 동기식순차회로다.?디지털설계 교과목에서는 순차회로부의 동작을 위한 ASM 차트를 Atmel사의 PLD소자인 품명 ATF22V10B인

시험자료 | 17페이지 | 1,500원 | 등록일 2011.09.16

다운로드 장바구니
VHDL을 이용한 디지털시계설계

을 토대로 다른 것들을 응용하여 개발할 수 있다.- 또한 설계하는 과정에서 카운터, 플립플롭 등의 개념들을 이용하면서 회로 동작 이해.- 디지털시계의 구성요소를 살펴보면서 어떻게 ... : 12진 카운터의 enable 출력 E를 T-플립플롭의 입력에 연결.< 디지털시계 전체 블록도>2) 동기식 Modulo - N 카운터 설계앞에 있는 디지털 전체 블록도처럼 모든 ... 으로 우에는 동작을 하지 않고 현재 값을 유지하면 된다. 따라서 JK 플립플롭의 입력 J와 K에 각각 0이 들어오면 현재 값을 유지하는 특성을 이용하여 입력 Ei와 각 플립플롭의 입력

리포트 | 31페이지 | 1,000원 | 등록일 2011.12.30

다운로드 장바구니
xilinx를 이용한 계수기(카운터, Counter)설계

11주차 과제순차회로 – 계수기 설계1. 설계 배경 및 목표• J-K 플립플롭과 카운터의 정의와 특성을 알고 이해한다. • Load / Clear기능이 있는 카운터를 설계 ... 하고 Test Bench Waveform을 이용하여 시뮬레이션 결과를 출력한다. • CLR기능이 있는 J-K 플립플롭 4개를 이용하여 비동기 10진 카운터를 설계한다. • 설계한 비동기 ... 에 동시에 1이 인가될 때 출력 값이 반대로 바뀌는 기능을 수행한다. 즉 J-K 플립플롭의 J와 K 입력단자를 각각 S-R 플립플롭의 S와 입력단자로 생각하면 JK=00, 01

리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
xilinx를 이용한 플립플롭(Flipflop)과 레지스터(Register)의 설계

이유는 D 입력이 인가되면 짧은 지연시간 후에 출력에 입력값이 나타난다. 다시 말해서 입력과 출력값이 같은 동작 특성으로 인하여 D 플립플롭은 데이터 저장 기능을 갖는 레지스터 ... 9주차 과제순차회로-플립플롭, 레지스터설계1. 설계 배경 및 목표• D 플립플롭과 레지스터의 정의와 특성을 알고 이해한다. • reset과 enable핀이 있는 D 플립플롭 ... 을 VHDL로 어떻게 구현하는지 알아보고 실습하며 시뮬레이션으로 결과값이 옳은지 확인한다. • 주어진 D 플립플롭을 이용하여 4 bit 레지스터를 설계한다. 설계 조건은 c

리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
Synchronous Counter 예비레포트

에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 그리고 체계적인 설계기법이 존재하기 때문에 비동기식 순차회로보다 설계가 쉬운 장점이 있 ... 다. 동기식 순차회로는 아래의 그림에 동기식 카운터라고 불리는 회로를 나타내었다.아래 그림1의 동기식 카운터 회로를 보면 사용된 모든 플립플롭들의 클럭 단자가 하나의 공통입력 CLK ... 에 연결되어 있음을 볼 수 있다. 따라서 동기식 회로에서는 모든 플립플롭들이 동일한 시간에 자신의 상태를 변화시킨다. 비동기식 순차회로와는 다르게 지연이 이전 상태에서 다음 상태

리포트 | 18페이지 | 1,000원 | 등록일 2010.10.16

다운로드 장바구니
래치, 플립플롭, 시프트 레지스터

때 리셋 기능(Q=0), SR=10일 때 세트 기능(Q=1)을 수행하며, SR=11 입력은 허용되지 않는다.2) 플립플롭의 종류 및 동작을 설명하여라.플립플롭을 설명하기 전에 먼저 ... 를 사용하여 만들 수 있다. 만일 D 입력에 0이 들어오면 SR=01이 되고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q=0이 된다. 만일 D 입력에 1이 들어오면 SR ... =10이 되고 SR 플립플롭은 세트 기능을 수행하여 출력 Q=1이 된다. 따라서 D 플립플롭에서는 클럭의 상승 모서리가 발생하는 시점에 입력 D 값이 그대로 출력 Q로 전달됨을 알 수 있다.

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
래치,플립플롭,시프트레지스터

0. 실험목적래치와 플립플롭, 그리고 시프트 레지스터의 동작 원리를 이해한다. 그리고 기본 논리 소자를 이용하여 실험을 하고 동작을 확인한다.1. 실험이론. 래치(latch)래치 ... 와 플립플롭의 중요한 차이점은 입력에 따른 출력의 상태변화가 클락의 사용에 의해 얻어진 결과인지 여부로 구분할 수 있다. 따라서 래치는 클락이 사용되지 않는 비동기식 순차논리회로 ... 와 같이 입력 D 를 직접 S입력에 인가하고, D 입력의 보수를 R 입력에 인가되도록 구성하였다.그림 enable 제어입력을 갖는 D 래치 회로가. 플립플롭(flip-flop)플립플롭

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.18 | 수정일 2014.12.22

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기