"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 조도계 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 361-380 / 4,229건

2장 . 디지털 논리회로 개론 - 예비레포트

2장 . 디지털 논리회로 개론1. 실험 목적▶ 각종 기본 논리게이트의 특성 이해2. 관련 이론● AND gate- 표현방법 : dot product (.) 혹은 아무런 표시 없이 ... . 가상실험 (시뮬레이션)? 회로구성도? 가상실험 결과▶ AND gateA=0, B=0A=0, B=1A=1, B=0A=1, B=1▶ OR gateA=0, B=0A=0, B=1A=1

리포트 | 9페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털 논리회로 플립 플롭

,7472) 3. 실험이론 * 플립- 플롭 이란? - 클럭 신호에 의해 입력신호에 의한 출력을 얻을수 있는 회로로 클럭이 인가되기 전에는 전에 상태를 그대로 유지하는 기억회로이다.1 ... ) RS 플립 –플롭 - RS 플립 –플롭 회로는 입력이 변화를 하더라도 클럭 신호가 인가되지 않으면 출력의 변화가 없고 클럭 신호가 인가되어야만 출력이 변화하는 등가회로이 ... 는 RS 플립 플롭을 클럭 동기 RS 플립 플롭이라 한다. 1과 2는 NOR게이트가 클럭 신호와 동기를 맞추는 역할을 한다 3과 4는 NOR게이트의 RS 래치 회로이다100변화 없

리포트 | 10페이지 | 1,000원 | 등록일 2009.10.14

다운로드 장바구니
디지털 논리 회로 텀 프로젝트 디지털 공중전화

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?161. Project 목적? 디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나 ... 값이 출력되는 것을 검출 및 수정6. 결론 및 느낀점처음 디지털 논리회로 실습을 배울 때 아무것도 모른체 새로운 학문에 도전한다는 것이 힘들고 어렵기만 했습니다.VCC와 GND ... 으면서 작동 원리 자체가 복잡하지 않다는 점에 착안하여 프로젝트 주제 선정2.2 디지털 공중전화학습한 논리구조의 기능 구현을 바탕으로 공중전화 기능에 필수적인 요소들을 회 로로

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.121. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 플립플롭의 동작원리를 이해 ... 한다.- 동기식 RS 플립플롭의 동작원리와 응용회로에 대해 이해한다.- 동기식 JK 플립플롭의 동작원리와 응용회로에 대해 이해한다.2. 비동기식 플립플롭과 동기식 플립플롭의 특징 ... 01?10셋 상태10?01리셋 상태11?XX불확실 상태- 상승모서리 RS 플립플롭 -위 그림과 표는 상승모서리 RS 플립플롭의 회로도, 심벌 및 진리표이다. 상승모서리 RS 플립

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가 ... 이 일정한 저항값을 같지 않았기에 측정한 실험마다 모두 다른 결과 값을 갖게 되었다.- 참고문헌 -디지털 논리실험 본 교재 제 8장http://www.engineerclub.in/2014/04/vhdl-code-for-bcd-adder.html(이미지출처) ... ?감산기다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을 측정하여 표를 완성하라.입력출력(SW=X)출력(SW=Y)A _{4}A _{3}A _{2}A _{1}C

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트

논리회로실험 A반예비8장보수와 병렬 가BULLET 감산기8조이름학번실험일15.04.07제출일15.04.070. 이 장의 실험목적에 대하여 기술하시오.- 1의 보수 및 2의 보수 ... 여 이해하고, 회로를 설계하여 동작을 확인한다.2. 보수를 이용한 감산 방법(1의 보수와 2의 보수)에 대하여 기술하시오.- 보수란?디지털 컴퓨터에서 보수는 어떤 기준이 되는 큰 수 ... 에 대하여 알아본다.- 보수에 의한 감산 방법에 대하여 이해한다.- 4비트 병렬 가BULLET 감산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다.- BCD 가산기에 대하

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장동기식 RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치 ... , 디지털 실험장치, 전압계실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작(1) IC 7476(Dual JK Flip-Flop)을 실험하기 위한 회로도 이다. 회로도 ... 한 상승모러리 JK 플립플롭 회로의 회로도이다. 회로도에 IC 핀 번호를 작성하라.(2) 다음과 같이 입력 값을 인가하고 출력을 관찰하라.입력출력CLKPRCLRJKQbar{Q

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
[컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로 ... 90DM74LS90DM74LS04JK 플립플롭실제 구현한 디지털 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계 ... 의 하나이다. 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 아래그림에 나타낸 디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트

리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차결과

디지털논리회로실험실험8. Multiplier Design담당교수 : 김 영 록제 출 일 : 2013. 11. 12.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 를 이용하여 구현할 수 있고, add기능은 ALU를 통해 간단히 선택해줄 수 있다. 회로에서는 Multiplicand에 들어온 값이 multiplier와 자리수에 맞추어 하나씩 더해지 ... 고 회로구조 역시 간단하다는 장점이 있다. 그러나 현대의 신호처리 시스템에서 Shift-and-add보다 Booth algorithm을 사용하는 이유는 연산 speed 때문이

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차결과

디지털논리회로실험실험7. Finite State Machines담당교수 : 김 영 록제 출 일 : 2013. 11. 05.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Finite State Machines2. 실험 목적● Finite State Machine (FSM) 회로를 설계하고 분석할 수 있는 능력을 갖춘다.● Mealy와 Moore State ... 에 아래 회로의 gate를 추가하여 사용할 경우 JK Flip-flop으로 동작하게 된다.▲ D Flip-flop to JK Flip-flop ConversionD Flip-flop

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
판매자 표지

디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

한 회로가 되었다. (마지막장 그림 참조)어떻게 코딩을 해야할까 하다가 우선 처음으로 되돌아가 진리표에서 S의 논리식을 다시 찾았고,S의 논리식을 X와 X’으로 묶어서 정리할 수 있 ... =X[Y(CIN’)+Y’(CIN)]+X’[Y(CIN)+Y’(CIN’)]으로 표현되고 총 3개의 MUX를 이용하면 간단히 회로를 짤 수 있었다.그런데 잘 생각해보니 처음에 Y에 의해

리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차결과

디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 ... , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그 ... S/W와 달리 안정된 신호를 주지 못한다. 이 때문에 latch에서 Oscillate 가 발생 할 수 도 있다.2. Gated D latch의 회로를 TTL로 구현하고 그 동작

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 한 회로Tri-state buffer를 CMOS로 구현하면 Input과 Enable 단자가 NAND와 NOR gate를 통해서 PMOS, NMOS gate에 입력으로 들어가게 된다 ... buffer의 Output에서 바라본 회로에서 아무것도 연결되어있지 않으므로 High-Impedance상태로 동작하게 된다. EN단자에 1을 넣어주면 위의 회로는 Input을 그대로

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차결과

디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이 ... 하였다. 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다. LED7-0까지의 data값을 hexa로 바꾸어주는 과정은 앞

리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차결과

하는 회로이다. 각 bit은 Logic으로 1 또는 0이기 때문에 세 bit에 대하여 일치하는지 여부를 판단하여야 한다. 이 때 세 bit가 일치해야만 A=B가 된다.XNOR

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

실험(1)FINAL PROJECT 보고서소 속학 번이 름담당 교수 / 조교제 출 일 자1. PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리 ... 하면 3이되는 순한 B세그먼트에 전원이 들어오게 된다.LOSIG WORK‘S로 회로도 구현4. 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용 ... 게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 수행하는 프로젝트이다.2. 관련이론 및 사용부품(1) 레귤레이터회로도에 5V

리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

다운로드 장바구니
[디지털논리회로] 커피자동판매기 설계

diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... -Flop 의 회로도와 진리표 및 여기표 Q(t) Q(t+1) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0상태도 (State diagram) 0 (000) 50 ... 01 10 11 000 001 011 010 110 111 101 100 C = wH + wyF D = wyH - 12 -회로구성 - 13 - F w H F F+wH w’ H F

리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

다운로드 장바구니
[디지털논리회로/임석구/개정3판]연습문제 1장풀이-족보

[디지털논리회로/임석구/개정3판] 3판 연습문제 1장풀이디지털 논리회로 Solution of Chapter 11. 아날로그 신호와 디지털 신호의 차이점을 설명하여라.? 아날로그 ... %15. 조합논리회로와 순서논리회로 분류① 조합논리회로② 조합논리회로③ 조합논리회로④ 순서논리회로⑤ 조합논리회로16. 양자화 잡음 및 제거 방법표본화 간격을 균등하게 할 때, 원 신호 ... 신호 : 온도, 습도, 소리, 빛 등과 같이 시간에 따라 연속적인 값을 갖는 신호? 디지털 신호 : 분명히 구별되는 두 레벨의 신호값 만을 갖는 신호(+,-)2. 대표적인 아날로그

리포트 | 4페이지 | 1,000원 | 등록일 2016.04.16 | 수정일 2016.04.18

다운로드 장바구니
디지털논리회로리포트(4진업카운트설계)

JK FF을 활용한 동기식 4진 업 카운터 설계CKQ(t)Q(t+1)JKQ1Q0Q1Q0J1J0K1K00000101dd101101dd121011d10d31100dd11□ 여 기 표Q1Q00100d11dQ1Q0010dd111Q1Q0010d01d1Q1Q0010111dd□ 카..

리포트 | 1페이지 | 1,000원 | 등록일 2012.11.27

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기