"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 321-340 / 4,228건

서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 과 b개의 출력을 갖는 조합논리회로로 볼 수도 있다. [그림 1]은 이러한 ROM의 일반적인 구조를 나타낸다. ROM 중에서 대표적으로 사용되어 온 EPROM의 경우 저장된 데이터 ... 1) ROM (Read Only Memory)반도체 기억 장치의 하나이며 일단 저장된 내용은 전원을 제거하여도 지워 지지 않는다는 특성 이 있다. 회로 설계 관점에서는 n개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

디지털논리회로실험예비 보고서[4주차]실험 4. Multiplexer, Demultiplexer and Comparator1. 실험 목적1) Tri-state 소자의 동작 원리 ... 하는 논리 회로 를 [그림 12]와 같이 설계할 수 있다.f=(x _{ 2}?y _{ 2})+(x _{ 1}?y _{ 1})+(x _{ 0}?y _{ 0})이다.[그림 12]3 ... 는 논리 회 로이다. 이때, 출력으로 내보낼 값의 선택은 select input을 통해 결정한다. 4-to-1 multiplexer의 graphical symbol과 진리표를 [그림

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... 가 High일 경우에는 출력이 Hi-Z 상태가 되게 된다.2. 기본 게이트로 4-to-1 Multiplexer의 논리회로를 설계하여 그려라.SelectorOutputS0S1f00I ... 001I110I211I33. 기본 게이트로 1-to-4 demultiplexer의 논리 회로를 설계하시오.4. 기본 게이트로 Exclusive-OR 소자를 이용하여 설계하여라.5

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... 하여 데이터의 주소 값을 결정한다. 회로는 [그림 3], [그림 4] 와 같다. 마찬가지로 OE와 CE의 값은 0이 되도록 한다. A3 ~ A0의 값에 따른 7-segment 출력 결

리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
1장 . 디지털 논리회로 예비지식

1장 . 디지털 논리회로 예비지식1. 실험 목적▶ 보고서 작성 간략화▶ 이론검증 실험▶ 자발적인 발표수업▶ 협력과 토론에 의한 Know-how 터득▶ 참여 학생 동기부여▶ 창의 ... )와 전압이 높은 상태(1)- 기본 구성 : 0과 1의 조합에 의한 표현(논리회로)● 디지털회로설계의 수행절차▶ 실험 수행정차- 이론 -> 가상실험(시뮬레이션) -> 실제실험▶ 이론 ... 이론과 가상실험결과를 실게실험을 통해 재검증 및 비교분석▶ 결론 및 검토- 실험결과에 대한 토의● 논리회로 기초▶ 디지털의 값- 0(Low, 0[V]) 혹은 1(High, 5[V

리포트 | 8페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
[디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트

디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. 사용기기 및 부품· 오실로스코프(WAVEACE 2002 ... 70Mhz) - 파형 출력 및 분석· 디지털 멀티미터(GDM-461) - 전압계 역할· 디지털 실험 장치(ED-1006 LOGIC DESIGN BOX) - Breadboard ... , clock 펄스 발생기(1kHz),+5V 직류 전원 공급 장치 역할 (※ 회로 상 LED/저항은 출력에 포함)· TTL IC ① HD74LS74AP 2개 ②HD74HC76P 2개2

리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02

다운로드 장바구니
★디지털논리회로_디지털시계, 스톱워치 둘다 (회로도, 구현영상, 설명 자세함)★

디지털시계 발진회로의 function generator를 사용해 CP를 1Hz의 신호로 IC7의 14번 핀의 카운터 회로로 전달한다. 1초, 1분 단위 카운터의 carry 신호

리포트 | 19페이지 | 3,000원 | 등록일 2015.03.01 | 수정일 2015.03.04

다운로드 장바구니
기초전자회로실험1- 디지털공학 실험 논리게이트 1.2 예비 자료

[표 4-1]입력출력ABX001011101110[표 4-2]입력출력ABX001010100110[표 4-3]입력출력AX0110[표 4-4]입력출력AX0110[표 4-5]입력출력AX0011[표 4-6]입력출력ABX000010100111[표 4-7]입력출력ABX0000111..

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.24 | 수정일 2019.03.29

다운로드 장바구니
디지털발표 디지털 논리회로 및 실습Term Project.ppt

디지털 논리회로 및 실습Term Project가위, 바위, 보!목 차1. 주제 선정 동기지루하고 딱딱하게 느껴질 수 있는 디지털 텀 프로젝트를 일상 생활 게임 으로 쉽게 이해 ... Gamer - 가위 : a2 * !a1 * !a0 - 바위 : !a2 * a1 * !a0 - 보 : !a2 * !a1 * a04. 하드웨어논리 회로 배선가위 바위 보추가기능 회로 ... 배선 및 세그먼트5. 텀프로젝트 진행 계획11월 25일 : 아이디어 구상 회의 11월 29일 : 디지털회로 설계 및 부품 선정 12월 2일 : 회로 배선 및 제작, 작동 확인 12월

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.26

다운로드 장바구니
디지털논리회로 비밀번호 일치,불일치 회로 시뮬레이션

하는 능력을 배양할 수 있어야 한다.느낀 점처음 Digital Fundamentals 라는 과목을 배우게 되었을 때, 디지털 논리 회로에 대해서 아무 것도 모르는 상태에서 막막하기만 했 ... 디지털 논리회로비밀번호 일치/불일치 회로 시뮬레이션수업 : 화,목,금요일 8교시교수 : 송낙운 교수님소속 : 공과대학 전자전기공학부학번 : B015238이름 : 황선종제출일 ... LED가 켜짐한 자리만 입력했거나 비밀번호가 틀린 경우 적색 LED가 켜짐목적칩의 기능과 논리구조의 이해하며, 지금까지 학습한 내용들을 복합하여 하나의 회로에 응용 및 구현

리포트 | 8페이지 | 1,500원 | 등록일 2014.05.16 | 수정일 2014.06.03

다운로드 장바구니
디지털회로설계이론 산술논리연산

연산 사용컴퓨터와 같은 디지털 시스템에서의 연산은 2진법 사용BCD 가산기2진수 병렬 가산기의 결과에 보상회로 부가BCD 연산 사용2진수 (0~1)일상 생활10진수 (0~9)9이하 ... 6. 산술논리연산가산기반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.가산기전가산기 : 두 개의 비트 A ... -B는 A+(B의 2의보수)와 같이 수행함으로써 구할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않고 가산기를 감산기로 사용한다.4bit 병렬 2진 가산기

리포트 | 13페이지 | 1,000원 | 등록일 2013.10.27

다운로드 장바구니
디지털논리회로 FINAL PROJECT - 공중전화

FINAL PROJECT실험(1) : 디지털 논리회로수업 : 수요일 1,2,3,4교시교수 : 오이석 교수님, 김준식 조교님소속 : 공과대학 전자전기공학부학번,이름 : B ... 015238 황선종 (4조)제출일자: 2013년 6월 21일1. Project의 목적칩의 기능과 논리구조의 이해하고,지금까지 학습한 내용들을 복합하여 하나의 작품에 응용 및 구현.2. 사용 ... 된 회로이름구성데이터시트역할7404NOT과제(1)의 동전 투입기 안에 있는 74192의 CLR에 전원에 반대되는 신호를 입력하게 함 (전원 0→1 일 때,CLR 1→0) 등

리포트 | 10페이지 | 1,500원 | 등록일 2014.05.15 | 수정일 2014.06.03

다운로드 장바구니
인하대학교 전자공학과 디지털논리회로 comparator, full adder

`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2016..

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험8 논리 회로 간소화

실험 8논리 회로 간소화실험목표▣ BCD 무효 코드 검출기에 대한 진리표 작성.▣ 카르노 맵(Karnaugh mpa)을 이용한 표현식의 간소화.▣ 간소화된 표현식을 구현하는 회로 ... 요약조합 논리(combinational logic) 회로에서 출력은 단지 입력에 의해서만 결정된다. 간단한 조합 논리 회로에서 진리표는 모든 가능한 입력과 출력을 요약하기 위해 사용 ... 되는데, 진리표는 원하는 회로의 동작을 완벽하게 설명해 준다. 진리표로부터 읽은 출력 함수에 대한 표현식을 간소화시켜 회로를 구현할 수 있다.조합 논리 회로를 간소화 시키는 강력

리포트 | 24페이지 | 1,000원 | 등록일 2014.06.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... 를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서

를 비교하는 회로이다. 3개의 출력 AgtB, AeqB, AltB가 있으며 각각 A>B, A=B, A ... 1]에 회로도를 나타내었다.2) Half-Adder두 1-bit 2진수의 덧셈 결과는 [표 1]의 진리표와 같다. 여기서 carry는 AND 연산으로, sum은 XOR 연산으로 얻 ... 을 수 있다. 이처럼 두 1-bit 2진수의 덧셈을 하는 회로를 half-adder라 한다. 회로도와 Graphical Symbol을 각각 [그림 2]과 [그림 3]에 나타내었다.

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 설계두 3비트 2진수 A, B의 크기를 비교하는 회로를 [그림 1]과 같이 설계하였다. 이때, 음수는 취급 하지 않으며 각 출력의 논리식은i_{ 2}=a _{ 2}⊙ b _{ 2 ... +AgtB}이다. A=011일 때의 시뮬레이션 결과는 [그림 2]와 같다.[그림 1][그림 2]실제 구현 회로는 [그림 3]과 같다. a2~a0는 DIP_SW[2] ~ DIP_SW[0

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
디지털 회로실험 2장 기본 논리 게이트

02장. 기본 논리 게이트목차●실험목적●이론●실험방법●실험데이터●검토 및 고찰실험목적1. NOT, OR/NOR, AND/NAND 게이트의 동작을 이해하고 NOR 및 NAND ... 게이트를 이용한 NOT, OR, AND 게이트의 구성법을 익힌다.이론1. NOT 게이트 또는 인버터-입력 전압이 반전되어 출력으로 나타나는 논리 게이트2. OR와 NOR게이트-OR ... 게이트의 동작 역시 모든 입력이 0일 때만 출력이 된다.3. AND와 NAND게이트- AND게이트는 두 개의 입력 모두가 1일 때 그 출력이 1로 나타나는 논리게이트 이다. NAND

리포트 | 9페이지 | 1,000원 | 등록일 2014.03.17 | 수정일 2014.04.07

다운로드 장바구니
디지털논리회로 - 부울대수와 드모르간의 정리

제목 : 부울대수와 드모르간의 정리1. 그림1과 같은 회로를 각각 결선하고 입력 변화에 따른 출력 X, Y, Z 의 값을측정하여 표 2를 완성하여라.【그림1】AX출력전압014.8 ... (THEREFORE Z=A+B OR게이트와 동일한 역할)-드모르간의 정리를 이용하여 NOR 게이트를 이용하여 AND, OR, NOT 게이트를만들 수 있음을 증명하고 회로를 그려라.X ... BULLET A} = bar{A} + bar{A} = bar{A} (1+1)= bar{A}(THEREFORE X= bar{A} NOT게이트와 동일)2. 그림2와 같은 회로를 구성한 후

리포트 | 3페이지 | 2,000원 | 등록일 2015.05.19 | 수정일 2016.03.30

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기