• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(10,172)
  • 리포트(8,216)
  • 자기소개서(1,586)
  • 시험자료(196)
  • 방송통신대(82)
  • 논문(50)
  • 서식(31)
  • ppt테마(6)
  • 이력서(4)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

저항,전압,전류 op amp 설계 브레드보드 PWM 예비3 두더지 잡기 pspice LPF와 HPF 설계 예비 atmega128 피아노
판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계도" 검색결과 341-360 / 10,172건

  • 판매자 표지 자료 표지
    [분반 1등], [A+], 중앙대학교 아날로그및디지털회로설계실습 1. 초전형(Pyroelectric) 적외선 센서 예비보고서
    센서의 출력신호에 변화가 생길 경우 그 신호를 증폭시키는 회로를 설계하시오. (단, Gain이 10000V/V가 되도록 설계하시오.)위의 그림은 조건에 맞게 설계한 회로도이 ... 아날로그 및 디지털회로 설계실습예비보고서설계실습 1. 초전형(Pyroelectric) 적외선 센서설계실습 1. 초전형(Pyroelectric) 적외선 센서1-1. 실습 목적초전 ... 형 적외선 센서, LED, Op-Amp의 원리를 이해하고, 센서가 인체의 움직임을 감지하였을 때 발생하는 전압의 변화를 검출할 수 있는 초전형 센서 회로를 설계한다.부품적외선 센서
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2022.09.25
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [분반 1등], [A+], 중앙대학교 전기회로설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서
    -10 V가 되는 회로에 이 전압을측정하기 위한 DMM을 추가한 회로를 pspice로 설계하여 회로도를 제출하라. 단회로도에 기준점을 표시하라.위의 그림에서 DMM의 (+) 단자 ... 보다 5 V 높게 되는회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 pspice로 설계하여 제출하라.3.5공통기준점에 대해 output 1은 5 V, output 2는 ... 전기회로 설계 및 실습 예비보고서설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계3.1.(a) 건전지의 내부저항이 어느 정도일 것 같은가?이상적인 값은 0Ω이
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.25
    다운로드 장바구니
  • 자료 표지
    [중앙대 전기회로설계실습 4 예비보고서] Thevenin 등가회로 설계
    다.에 걸리는 전압은 이므로 V 이다.3.2(a) 와 를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라.VVV=Ω(b) 의 전압과 전류는 얼마인가?VmA3.3 ... 전기회로 설계 실습 계획서설계실습 4. Thevenin 등가회로 설계설계실습 2. Thevenin 등가회로 설계1. 목적Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 ... , 5% 각 1개330 Ω, 390 Ω, 470 Ω, 1 ㏀, 1.2 ㏀, 3.3 ㏀가변저항: 20 ㏀ , 2 W급 2개3. 설계실습 계획서3.1 브리지회로에서 에 걸리는 전압과
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.08.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [중앙대전전][전기회로설계실습][예비보고서]-3.분배기(Voltage Divider) 설계
    ) 등가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.(b) 등가부하가 연결된 경우에 등가부하에 걸리는 전압, 전류를 계산하라. 등가부하가 연결되지 않 ... 을 출력하는 것을 Pspice를 통해 확인했다.결과적으로 3 V±10% 전압조건을 만족한다.(b) 설계한 회로의 3 V 출력단자에 등가부하로서 1 kΩ의 부하가 병렬로 연결되었을 때 ... 전기회로설계실습(3번 실습- 예비보고서)소 속창의ICT공과대학 전자전기공학부담당 교수교수님수업 시간월 9, 10, 11, 12편 성학 번성 명설계실습 3. 분배기(Voltage
    리포트 | 5페이지 | 1,000원 | 등록일 2023.09.03 | 수정일 2024.02.14
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+
    하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치 ... 하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.나 ... ) Full Custom IC- 좁은 의미로는 full custom IC를 ASIC이라고 부르기도 한다.- 장점: 개발 목적에 가장 알맞은 설계의 자유도를 갖고있으며, 대량 생산 시
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+ 받을 수 있는 중앙대학교 전기회로설계실습 설계실습 9. LPF와 HPF 설계 측정회로 및 방법설계 예비보고서
    하여 cutoff frequency가 15.92 ㎑인 LPF를 설계하라. 출력단자를 표시한 회로도를 그리고 R의 크기를 구하라.Cutoff freuqency는 다음과 같은 관계를 가지 ... 게 된다 따라서 식에 넣어서 대입하면이다. 따라서 회로도를 그리면3.2 위에서 설계한 LPF의 전달함수(H)의 크기와 위상을 0 ~100 ㎑까지 linear(H)-log(주파수 ... 전기회로설계실습(9번 실습- 예비보고서)소 속담당 교수수업 시간편 성학 번성 명설계실습 9. LPF와 HPF 설계1. 서론RC 및 RL filter를 설계하고 주파수응답을 실험
    리포트 | 8페이지 | 1,000원 | 등록일 2023.07.31
    다운로드 장바구니
  • 자료 표지
    A+ 중앙대 아날로그및디지털회로설계실습(결과)8. 래치와 플립플롭
    하였다. NOR게이트와 NAND 게이트를 이용하여 RS-Latch를 설계하고 시뮬레이션과 실제 회로의 동작을 비교해보았다. NAND게이트를 이용한 rs latch에서는 clock ... filter는 TV, radio 등에서 주파수를 선택하는 tunner에 많이 쓰이는 회로이며....(이 실험의 중요도, 필요성 등을 서술한다.)2. 실험결과8-4. 설계실습 내용 및 ... 보이도록 R = 1kΩ, 10% L = 12mH, 5%, C = 10 nF, 10% 와 같이 강조한다. 회로도를 그리고 사용한 장비의 종류, 모델명을쓰고 장비의 연결상태를 그린다. 실험방법 및 손서를 다른 사람이 이해하기 쉽도록 자세히 서술한다.
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2022.09.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [첨삭완료][보고서 점수 1등] 2021년 [전기회로설계실습 예비보고서 04] Thevenin 등가회로 설계
    고 Thevenin 등가회로를 설계하여 회로도를 제출하라.3.1의 값을 참고하여V _{Th} =1.4V,R _{Th} =1.093k OMEGA 이고, 등가회로는 다음과 같다.(b) RL의 전압 ... 으셨던 조교님이셨습니다. 피드백은 빨간 글씨로 표기하였습니다. 참고하여 작성해주세요!1. 목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2 ... Ω, 390 Ω, 470 Ω, 1 ㏀, 1.2 ㏀, 3.3 ㏀가변저항: 20 ㏀ , 2 W급 2개3. 설계실습 계획서그림과 같이R _{L}이 부하인 브리지회로의 Thevenin 등
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2022.09.20
    다운로드 장바구니
  • 판매자 표지 자료 표지
    한양대 Verilog HDL 1
    이다. FPGA나 집적 회로 등의 전자공학 회로를 설계하는 언어로, 회로도를 작성하는 대신 언어적인 형태로 전자 회로의 기능을 구성할 수 있다. ... 하기 등과 같은 기본적인 요소를 숙지하고 추후 다양한 기능들로 원하는 회로를 구성해 응용해볼 수 있는 실험 목적을 지닌다.Chapter 2. 관련 이론Verilog 베릴로그 ... 는 IEEE 1364로 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다. Verilog HDL (Hardware Description Language)라고
    리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    [아날로그 및 디지털 회로 설계실습] 예비보고서4
    ohm ,`R _{2} =30`k ohm 으로 설계해보았다.2)R _{1} =10`k ohm ,`R _{2} =30`k ohm 일 때일 때의 회로도일 때의 Vout 파형R2의 값 ... 아날로그 및 디지털 회로설계실습(실습4 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 4. 신호 발생기실습날짜2021.10.04. 17시교과목 번호제출기한 ... 에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz 에서 발진하는 Wien bridge 회로를 설계하시오.앞 장의 회로
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,500원 | 등록일 2022.09.14
    다운로드 장바구니
  • 자료 표지
    중앙대학교 전자회로설계실습 10 Oscillator 설계 결과보고서 (A+)
    기가 변화하는 것을 알 수 있었고, 은 변화함에 따라 진폭에 영향을 미치지 못했지만, 주기에 영향을 끼친 것을 실험을 통해 확인할 수 있었다.- 설계실습계획서에서 설계한 회로와 실제 구현 ... 한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 수동소자의 내부 저항에 대한 값으로 오차가 발생할 수 있을 것으로 생각된다.- 설계실습이 잘되었다고 생각하는가? 실습이 잘 ... 되었거나 잘못 되었으면 그 이유를 생각하여 서술한다. 조교님이 직접 진행하신 설계실습인 만큼 정확도가 높았던 설계실습이라고 생각한다.
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.12.06
    다운로드 장바구니
  • 판매자 표지 자료 표지
    실험 20_차동 증폭기 기초 실험 예비보고서
    부하와 전류 거울집적회로를 설계할 때 일정한 전류원이 가장 기본적인 요소가 되는데, 전류원이 필요한 곳마다 저항을 사용하여 회로를 설계하면 신뢰성이 저항의 정확도에 따라 결정 ... 된다. 따라서 수동 부하 저항을 사용하여 집적회로를 설계하기보다는 능동 부하 회로를 이용하는 것이 좋다. 이러한 방법의 장점은 값이 정확한 저항 한 개를 회로 외부에 위치시키고, 이 ... }로 표시한다.[그림 20-5]에서는 차동 입력 증폭 회로를 나타내고 있다. 공통 입력 증폭 회로의 경우와 마찬가지로 차동 입력 증폭 회로를 설계하기 위해 우선 알아야 할 것
    리포트 | 15페이지 | 2,500원 | 등록일 2023.01.31
    다운로드 장바구니
  • 자료 표지
    아날로그및디지털회로설계실습 논리함수와게이트
    의 회로도롤 설계한다.XNOR 진리표입력출력ABY001010100111NAND gateNOR gateXOR gateXNOR gate(B) AND 게이트와 OR 게이트 각각의 입출력 ... 2x4 Thermometer to binary 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 2x4 회로도를 설계한다.디코더(decoder): n비트의 2진 ... 아날로그 및 디지털회로 설계실습예비 REPORT7. 논리함수와 게이트분 반교 수 명실험 날짜제출 날짜조학 번이 름요약 : 여러 종류의 게이트의 기능을 측정하여 실험적으로 이해
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2021.12.15
    다운로드 장바구니
  • 자료 표지
    유도성 부하의 단상 PFC 회로 및 제어기 설계 결과보고서
    했다.Fig.4 보상회로를 설치한 전동기 시퀀스 회로도위와 같이 보상회로를 설계하여 기동 시 역률은 76.5%에서 92.8%로 개선되고 전압강하 또한 17.43%로 매우 줄어들 ... 하도록 하였다. 그리고 전원부에서 인가해주는 2.5V OFFSET 전압도 같이 맞물렸다.Fig.7 설계 회로도Fig.8 설계 결선도전류 측정을 위해서는 아두이노 전류센서인 ACS ... 유도성 부하의 단상 PFC 회로 및 제어기 설계요약본 논문에서는 유도성 부하 전원시스템에 역률 개선 회로인 PFC 회로를 설계하였고, 이를 제어하는 회로를 설계하여 부하에 따른
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 10,000원 | 등록일 2022.02.21
    다운로드 장바구니
  • 판매자 표지 자료 표지
    중앙대학교 전자회로설계실습 예비보고서6
    Emitter 저항을 삽입한 Common Emitter Amplifier 설계*모든 계산 결과는 반올림하여 유효숫자 세 자리까지만 사용한다.위 회로와 같이 Emitter 저항을 사용 ... 과 branch의 전류가 나타난 회로도와 이때의 출력 파형을 P-SPICE로 Simulation하여 제출하라. 출력 전압의 최댓값(, 최솟값()은 얼마인가?/ 을 %로 구하라. 선형증폭기 ... 과 branch의 전류가 나타난 회로도와 이 때의 출력파형을 PSPICE로 simulation하여 제출하라. 반올림하여 유효숫자 세 개로 다음 표를 작성하라.초록색 – 출력 전압
    리포트 | 12페이지 | 2,000원 | 등록일 2024.03.10
    다운로드 장바구니
  • 자료 표지
    중앙대 전자회로설계실습 (예비) 8. MOSFET Current Mirror 설계 A+
    커질 것이다.(D) IO = IREF = 10 mA인 전류원을 OrCAD로 설계하여 회로도를 제출한다. (RL=500 Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하 ... 와 M4의 VGS는 동일하다=2.41VVGS를 만족시키기 위한 R1값:= 10V, ,518(B) IO = IREF = 10 mA인 Cascode 전류원을 OrCAD로 설계하여 회로도 ... 전자회로설계실습 예비보고서(8. MOSFET Current Mirror 설계)제출일 :3. 설계실습 계획서3.1 단일 Current Mirror 설계그림 1 Current
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,500원 | 등록일 2022.04.09
    다운로드 장바구니
  • 자료 표지
    [A+] 중앙대 아날로그 및 디지털회로 설계실습7 논리함수와 게이트 예비보고서
    하여 만든 4×2 Thermometer to binary 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 4×2 회로도를 설계한다.디코더는 n비트의 2진 코드 값 ... 아날로그 및 디지털 회로 설계 실습-실습 7 예비보고서-논리함수와 게이트학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.11.XX(X)조 : X요일 X조학 ... 하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR의 회로도
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2021.09.06
    다운로드 장바구니
  • 자료 표지
    설계실습2op amp의 특성측정 방법 및 integrator 설계
    Amplifier를 설계하고 회로도를 제출한다.Gain : 100(V/V)그림1. Gain이 100인 회로도 (100Hz)그림1과 같이 회로를 구성한다. Inverting Amp를 구현 ... 할 때의 파형을 제출한다.그림6. Offset-nulling단자를 이용한 회로 설계그림6과 같이 회로도를 구성하였다. 각각의 출력파형은 다음과 같다.(B)Input pulse의 크기 ... 전자회로설계실습설계실습계획서설계실습2op amp의 특성측정 방법 및 integrator 설계3.1Offset Voltage, Slew RateOffset Voltage 개념아래
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2021.07.29
    다운로드 장바구니
  • 자료 표지
    카운터설계 예비보고서 중앙대
    동기 카운터의 회로도를 그린다. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다. 또한, Q1, Q2, Q3 출력 신호 ... 카운터의 회로도를 그린다. 11-3-2 의 경우와 마찬가지로 버튼 입력에 따라 카운트가 증가하도록 설계한다. - 16 진 비동기 카운터에서 리셋을 이용하여 10 진 비동기 카운터를 설계할 때, 카운터의 1010 부터 1111 까지는 CLR 즉 리셋의 입력이 되어야한다. ... tering 방지 회로에 대하여 학습한다. 설계실습 계획서1. 4 진 비동기 카운터이론부의 그림 14-2 의 비동기식 4 진 카운터에 1MHz 의 구형파 (square wave
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.08.13
    다운로드 장바구니
  • 판매자 표지 자료 표지
    120. 반도체 디지털 회로 설계에 관하여 PT하시오.
    하여 오류를 수정하고 설계에 반영할 수 있습니다.포스트 시뮬레이션은 회로 설계의 완성도와 신뢰성을 높이기 위한 중요한 과정입니다. 이를 통해 설계한 회로가 기대한 대로 동작하는지 확인 ... 습니다.요약하면, 포스트 시뮬레이션은 디지털 회로 설계 후에 추가로 수행되는 시뮬레이션 단계로, 레이아웃이 완료된 회로의 검증과 성능 향상을 위해 필요한 과정입니다. 이를 통해 회로 설계의 완성도와 신뢰성을 높일 수 있습니다. ... V.포스트 시뮬레이션디지털 회로 설계에서 포스트 시뮬레이션은 디지털 회로 설계 후에 수행되는 추가적인 시뮬레이션 과정입니다. 이 단계에서는 레이아웃이 완료된 회로의 검증을 위한
    자기소개서 | 3페이지 | 3,000원 | 등록일 2023.05.26
    다운로드 장바구니
  • EasyAI 무료체험
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 27일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:24 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기