"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 논리 회로 게임 디지털 논리회로

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 341-360 / 2,323건

Falling edge detector / 하강엣지 검출기 / 베릴로그 코드, 테스트벤치(모델심 시뮬레이션용), 설명 포함 docx파일 / 베릴로그코드/ 디지털시스템설계

Prob.2 Falling Edge Detector1) Falling_Edge_Detector.v//Verilog code for Falling Edge Detector using Moore FSMmodule Falling_Edge_Detector(sequence_in..

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.18

다운로드 장바구니
판매자 표지

[전자공학과][대입][수시][대학 전공학과][학과소개][대학 학과가 보인다] 대학 <전자공학과> 소개 자료입니다. 개설 대학 및 졸업 후 진로와 고등학교 때 어떤 과목을 선택해야 하는지 상세히 설명되어 있습니다.

연구?전문교과Ⅱ- 전자회로, 디지털 논리 회로, 산업용 전자 기기 소프트웨어 개발?기타· 연구 윤리에 관한 관심과 이해가 필요하다.· 수학 및 기초과학에 대한 역량 제시 ... 다. 주요 교육 및 연구 분야로는 통신공학, 자동제어, 컴퓨터공학, 의용 생체, 회로와 시스템, 신호처리, 반도체, VLSI 설계 등이 있다. 전자공학 전반에 걸쳐 철저한 이론과 개념 ... 을 정립할 수 있는 교과목을 제공하고, 창의적인 설계 능력을 배양할 수 있도록 실험 실습을 강화하였으며 공학교육 인증(ABEEK)프로그램을 실시하며 현장실습을 통한 산업체와의 연계

리포트 | 2페이지 | 2,500원 | 등록일 2022.06.02

다운로드 장바구니
판매자 표지

삼성전자 회로설계 자기소개서 (2)

와 어셈블리 언어에 대해 배울 수 있었습니다. 수업을 수강한 뒤에 방학 동안 직접 8-bit 프로세서를 설계하였습니다. 부족한 내용은 디지털 회로 교과서, 인터넷 등을 찾아가며 스스로 ... 의 특성부터 시작하여 디지털 회로, 논리 게이트, 컴퓨터 구조까지 궁금했던 내용과 더욱 심화된 내용을 전공과목으로부터 배울 수 있었습니다.진로 선택 이외의 동아리 활동의 장점은 협업 ... 하였습니다. 전자회로, ASIC 설계 과목을 들으며 트랜지스터의 동작과 그것을 활용한 논리 게이트의 제작에 대해 배웠습니다. 웨어러블 디바이스용 집적회로 설계 과목을 수강하며 최근

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.05

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 5주차 예비보고서 A+

디지털 논리실험 및 설계 5주차 예비보고서1. 실험 준비1.1 기본 실험 (2)의 전가산기 [그림 2]는 반가산기 [그림 1] 두 개와 하나의 OR 게이트로 이루어져 있 ... 다. [그림 2]의 회로가 전가산기로 동작하는 원리를 설명하시오.가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력 ... = AB + (A十B)C1.2 응용 실험 (1), (2)의 회로를 구현하시오.전가산기 두 개를 직렬로 연결하면 두 자리 이진수의 덧셈 연산을 할 수 있는 논리회로가 구현될 것이

리포트 | 5페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

. 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... 디지털 논리 게이트이다. 두 입력이 모두 1일 때 결과가 1이 출력된다.(2) Single-bit half Adder반가산기: 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
판매자 표지

에이디테크놀로지 반도체 설계 엔지니어 자기소개서

논리 회로, 컴퓨터 구조, 집적회로 설계 등의 과목을 통해 RTL 설계에 대한 기초 지식을 쌓았고, 이를 바탕으로 반도체 설계 분야의 전문성을 체계적으로 키워왔습니다. 특히 ... 설계뿐만 아니라 인터페이스 정의, 메모리 매핑, 버스 통신 등 시스템 수준의 구조를 이해하게 되었고, 이 과정에서 회로 설계의 매력과 복잡한 시스템을 구현하는 데에서 오는 성취감 ... 회로 설계 역량을 바탕으로 ASIC 기반 SoC 설계 프로젝트에 참여하여 고성능, 저전력 중심의 설계 방향에 기여하고 싶습니다. Synopsys 및 Cadence 기반의 툴 경험

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.03.22

다운로드 장바구니
판매자 표지

[A+ 학점 자료]디지털격차와 컴퓨터에 대하여

디지털격차와 컴퓨터에 대하여1.디지털격차와 가정 내 서비스① 디지털 격차란?디지털격차(Digital Divide)란 컴퓨터가 발전하고 인터넷의 효용이 증가할수록 정보소유계층 ... 한다.디지털 격차는 기술 접근에서의 불평등 뿐 아니라 중요한 산업의 소유와 운영에 참여하는 기회에 대한 불평등한 접근도 포함하는 의미이다.② 국가정보기반을 통하여 가정에서 이용할 수 있 ... 전자식 계산기 시대)? 유니백 원 (UNIVAC 1)- 모클리와 에커트가 에니악과 에드백의 설계를 바탕으로 제작- 최초의 상업용 컴퓨터- 첫 번째 제작된 유니백 원은 미국인구

리포트 | 6페이지 | 3,000원 | 등록일 2024.11.30

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.1. 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then ... 에 대해 뺄셈 결과의 논리식을 XOR로 나타내라.실험 고찰이번실험은 전감산기를 설계하는 실험이었다. 전감산기는 3비트에 대해 산술 뺄셈을 실행하는 조합논리회로이다. 한 자리 이진수 ... 디지털시스템 설계 실습 2주차 결과보고서학과전자공학과학년3학번성명※전감산기 설계(진리표. 논리식. 동작표현)1. 전감산기 연산은 다음과 같다. 이 식은 x에서 y를 빼는 것이

리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
[2024/A+]서울시립대_전전설3_실험9_결과

를 사용하여 CMOS Inverter 설계 NMOS Bias Circuit 이해 배경이론 실험 이론 Inverter 논리 게이트 ; NOT Gate 0을 받으면 1을 출력하고, 1 ... .4us 실험 2 실험 2-1 회로 설계 Gate에 ground 연결, Power Supply로 Drain과 Source에 2.5V, -2.5V를 입력 디지털 멀티미터를 통 ... 값의 차이가 회로 동작에 미치는 영향을 확인할 수 있었다. 회로 설계의 정확성 검증: 계산된 저항 값이 실제 실험에서 유사한 결과를 보임으로써, 이론적인 설계가 실제 회로

리포트 | 21페이지 | 2,000원 | 등록일 2025.03.10

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

도록 논리 회로를 설계한다고 하였을 때, PIEZO에261.6256Hz의 주파수 전달을 해주어야 한다. 이 주파수는 외부에서 전달해 줄 수 없기 때문에, 1MHz의 클럭을 받 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 ... 로 바뀌게 된다. 다음 그림은 이 J-K 플립플롭을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 J-K 플립플롭이 사용된 카운터로 3비트 2진 카운터라고 한다.Q0

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
판매자 표지

전전설2 실험 1 예비보고서

설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS ... 실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 ... = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
[디지털공학개론] 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오

디지털 시계와 레지스터학번 :이름 :1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오.카운터는 입력 펄스의 수를 세는 장치이며 대표적인 플리플롭 응용 ... 에서는 1/8, Q D 에서는 1/16의 주파수를 갖는 구형파가 얻어진다.우리가 주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 만든 대표적인 순차 회로 중 하나이다. 디지털 ... 과 바로 밑에 있는 모든 카운터가 각자 최상의 값을 가지고 있으면 출력 Eo를 1로 만들어 주어야 한다.이미 만든 회로에 Enable 제어 신호를 추가하려면 설계하고 싶은 카운터

방송통신대 | 7페이지 | 3,000원 | 등록일 2021.03.23

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? 회로도, 이론값, 실험결과, 결과분석 ... 실험1) 다음 회로를 구성하고, 표를 완성하시오.- 이론값JKQQ'0*************101101- 실험결과J=0, K=1, Q'=1 J=0, K=1, Q=0J=0, K=0 ... 0000.15V14.5V0100.15V14.5V1014.5V00.15V1100.5V14.5V결과분석- JK 플립플롭에서 입력 J와 K가 모두 1일 때, 출력 Q와 Q'의 논리 레벨

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

[A+] 디지털공학실험 JK 플립 플롭

입력 관찰)그림 17-2(a)와 같이 회로를 구성한다.PRE와 CLR에 HIGH (비활성 레벨)을 설정한다.J 단자에 논리 1을, K 단자에는 논리 0을 연결하여 셋 모드로 설정 ... 롭의 진리표를 보고서에 작성한다.실험순서3 (회로 시험 관찰)17-3 회로 설계한다.17-1의 JK 플립플롭 진리표를 이용하여 회로의 동작을 예견한다.17-3회로를 관찰한 내용을 보고 ... hot을 트리거할 필요가 있다고 가정하자.A1,A2 그리고 B에 대한 결선을 결정한다.입력 논리 레벨과 펄스 발생기 연결에 대하여 기술하고 회로를 구성한다.실험순서 5. (주파수 50

리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

다운로드 장바구니
판매자 표지

[편입-자기소개서-동일계] 한양대학교 융합전자공학부 편입학 합격생 자기소개서

의 물리적 특성과 동작 원리를 배우며, 반도체 기술의 기초를 다졌습니다. 또한, ‘회로이론’과 ‘디지털 시스템 설계’ 수업을 통해 실제 반도체가 활용되는 전자 회로의 설계 방법 ... 을 익히고, 논리 회로 설계를 경험하며 반도체 소자가 전자 시스템 내에서 어떻게 동작하는지에 대한 이해를 넓혔습니다. 뿐만 아니라, 방학 중에는 반도체 관련 강의나 논문을 통해 최신 ... 한 경험이 있습니다. 팀 프로젝트로 수행한 디지털 회로 설계 프로젝트에서는 FPGA를 활용해 반도체 회로를 설계하고, 이를 테스트하는 과정을 통해 실제 반도체 회로의 설계 및 검증

자기소개서 | 3페이지 | 4,000원 | 등록일 2024.10.15

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 전기정보공학부 연구계획서

, 전자회로실험, 컴퓨터구조, 마이크로프로세서응용및실험, 논리회로, 통신이론, 데이터통신, 객체지향프로그래밍, 디지털설계실습, 전동기제어, 로봇공학개론, 디지털영상처리, 안테나공학 등 ... 범위한 디지털 듀티 사이클 교정기 연구 등을 하고 싶습니다.2. 학부, 대학원 이수 전공 과목 중 관심과목저는 OO대학교 전기전자공학부에 재학할 때 전자회로응용, 디지털신호처리 ... 사이클로트론을 위한 RF 캐비티의 최적 설계 및 제작 연구, 인듐 주석 산화물 트랜지스터의 성능에 대한 탑 게이트 유전 증착의 효과 연구 등을 하고 싶습니다.저는 또한 에너지

자기소개서 | 2페이지 | 3,800원 | 등록일 2024.02.05

다운로드 장바구니
판매자 표지

포항공대전자전기공학과대학원자소서작성방법, postech전자전기공학대학원면접시험, 포항공대전자전기공학과지원동기견본, postech전자전기공학과학습계획서, 포항공대전자전기공학과대학원입학시험, 포항공대전자전기공학과대학원논술시험, 포항공대전자전기공학과대학원자소서, 포항공대전자전기공학과연구계획서, 포항공대전자전기공학과대학원기출

제조에서 이온 주입 공정의 역할은 무엇입니까?### 회로 설계16. 기본 논리 게이트(AND, OR, NOT)의 동작 원리를 설명하세요.17. 플립플롭(flip-flop)의 동작 ... 원리를 설명하세요. 18. 반도체 메모리 셀의 구조와 동작 원리를 설명하세요. 19. 아날로그 회로와 디지털 회로의 차이를 설명하세요. 20. 전력 소모를 줄이기 위한 CMOS ... 회로 설계 기법을 설명하세요.### 나노기술21. 나노기술이 반도체 산업에 미치는 영향을 설명하세요. 22. FinFET 구조와 기존 MOSFET 구조의 차이를 설명하세요. 23

자기소개서 | 281페이지 | 12,900원 | 등록일 2024.06.15

다운로드 장바구니
[A+]중앙대 아날로그및디지털회로설계실습 과제 전압제어 발진기 (7주차)

아날로그 및 디지털 회로설계실습7주차 전압 제어 발진기 과제1.영상 속 실험 결과에 따르면 Vc = 0.5V~2V인 구간에서는 주파수의 크기가 선형적인 특성을 가지고 증가 ... 는 회로이다. 전기적 자극(Trigger)에 의해 하나의 안정상태에서 또 다른 안정상태로 변하는 회로이다. 2안정회로라고도 하며 기억, 계수 등 논리조작을 하는 기본회로로도 사용 ... 된다.쌍안정회로 중 1비트 저장소자는 래치(latch)와 플립플롭(flip-flop) 2가지가 있다.래치는 입력 정보가 입력되면 다음 클록의 펄스까지 그 이후의 입력에 관계없이 출력

리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09

다운로드 장바구니
14주차 Digital CMOS Circuit 예비보고서

결 과 보 고 서학 과학 년학 번조성 명전자공학실험 제목Digital CMOS Circuit실험 목적MOSFET을 이용한 digital 회로를 설계하고 그 동작을 이해한다.실험 ... =LOWVOUT= LOW이 회로는 실험 1에서 설계한 NAND GATE의 출력에 단순히 inverter를 거치는 회로이므로 출력신호의 논리값은 실험1에서와 정확히 반대가 되는 것을 확인 ... 001011101110Lab 2. CMOS NOR GateNMOS와 PMOS를 두 개씩 사용하여 설계한 NOR gate 회로이다. 두 입력이 모두 low면 두개의 PMOS는 켜지

리포트 | 9페이지 | 1,000원 | 등록일 2021.11.08

다운로드 장바구니
판매자 표지

[디지털공학개론] 1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정을 설명하시오. 2. 4가지 기본형 레지스터의 분류에 속하는 IC들을 정리하시오.

1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정카운터는 입력 펄스 수를 세는 장치이며 대표적인 플립플롭 응용 장치이다. 카운터는 비동기 카운터, 동기 카운터, 프리 ... 의 1/2, Q B에서 1/4, Q C에서 1/8 및 Q D에서 1/16 주파수의 구형파를 얻는다.주변에서 흔히 보이는 디지털 시계는 카운터를 이용해 제작한 대표적인 순차회로 중 하나 ... 다. 디지털 시계에 사용되는 카운터는 enable 제어 신호로 설계되어야 한다. enable 제어 신호를 사용하는 이유는 모든 카운터가 하나의 클럭 펄스와 동기화되므로 enable

리포트 | 5페이지 | 2,000원 | 등록일 2022.06.30

다운로드 장바구니

이전10개 13 14 15 16 171819 20 21 22 다음10개

파워링크

신청하기