• 통합검색(2,323)
  • 리포트(1,988)
  • 자기소개서(225)
  • 시험자료(61)
  • 방송통신대(38)
  • 논문(8)
  • 서식(1)
  • 이력서(1)
  • ppt테마(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 아날로그 논리 회로 게임

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 261-280 / 2,323건

  • 자료 표지
    광운대학교 전기공학실험 M2. 아날로그 및 디지털 기초 회로 응용 예비레포트 [참고용]
    1. 실험 명M2. 아날로그 및 디지털 기초 회로 응용2. 실험 개요앞서서 진행했던 아날로그 및 디지털 기초 회로의 동작을 아두이노를 이용해 되풀이하고 패키지 소자들을 이용 ... 우노 보드, 브레드보드, 전선, 저항, 스위치, LED, 디지털테스터,AND, XOR, OR게이트5. 예비보고서 문제 풀이1. 직류회로에서의 측정 실험의 그림2 회로의 저항 양단 ... 의 전압 및 저항을 흐르는 전류의 크기를 KCL, KVL을 이용하여 계산하시오.2. 논리조합회로의 설계 실험에서 반가산기와 전가산기의 입력과 출력 사이의 관계를 진리표로부터 유도한 후
    리포트 | 8페이지 | 1,500원 | 등록일 2024.01.02
    다운로드 장바구니
  • 판매자 표지 자료 표지
    LS일렉트릭 HWP(PLC,HMI)직무 합격자소서
    해내며 큰 성취감을 느꼈고 이를 업으로 삼겠다는 뚜렷한 목표를 가지게 되었습니다. 이를 위해 통신체계를 제어하는 임베디드S/W 설계역량과 PLC 구조를 이해하기 위한 디지털회로 및 ... 경험을 기술 바랍니다. (최소 200자, 최대 700자 입력가능)HW 직무에서는 디지털회로 및 반도체 지식과 임베디드S/W 설계역량이 중요합니다. HMI 이더넷 통신체계를 파악 ... 하고 PLC의 동작원리를 이해하는 데에 필수적인 역량이기 때문입니다."디지털회로 및 반도체 지식"논리회로 수업에서 조합 및 순차 논리회로에 대해 학습하고 타이머와 카운터의 동작원리
    자기소개서 | 3페이지 | 3,000원 | 등록일 2023.09.23
    다운로드 장바구니
  • 판매자 표지 자료 표지
    삼성전자 DX부문_회로설계_최종합격 자기소개서_자소서 전문가에게 유료첨삭 받은 자료입니다.
    게 습득하고 적용할 수 있는 역량을 보유하고 있습니다.실제로 재직중인 직장에서도 빠른 업무습득에 대해 좋은 평가를 얻었고 신규 프로젝트의 디지털 회로설계에서 새로운 기술을 활용 ... 분야 및 보유기술을 100자 이내로 요약하여 주시기 바랍니다. 보유기술은 전문분야에 해당하는 핵심 기술 위주로 작성바랍니다.디지털 회로설계- Verilog HDL을 이용한 디지털 ... 회로 설계 및 시뮬레이션 역량- FPGA를 이용한 회로 구현 경험 보유- 수학적 지식과 논리적 사고력 보유
    자기소개서 | 1페이지 | 4,400원 | 등록일 2024.03.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    SK하이닉스 회로설계직 합격자소서
    한 학생이었습니다. 하지만 무식한 만큼 하고 싶은 일들도 마음껏 할 수 있었습니다. 디지털 회로 실험 프로젝트로 논리게이트나 verilog를 이용하는 프로젝트에서 논리게이트를 이용 ... 게 해 주었습니다. 그 후 아날로그 회로뿐만 아니라 디지털회로 설계 수업에서도 설계하였습니다. 그땐 verilogHDL을 이용해서 DE2 보드를 동작하는 설계를 하였는데, 처음 ... 의 BJT를 사용합니다. 그리고 소자 하나하나를 직접 위치를 정하고, route도 직접 합니다. 디지털 회로 설계 수업에서 다룬 디지털 회로완 많은 차이를 가지고 있습니다. 디지털 설계
    자기소개서 | 3페이지 | 3,000원 | 등록일 2023.11.19
    다운로드 장바구니
  • 자료 표지
    정실, 정보통신기초설계실습2 4주차 예비보고서, 결과보고서 인하대
    algebra의 경우 0과 1 혹은 low와 high 처럼 오로지 두가지의 state로만 대수적인 관계를 논한다.Boolean algebra는 디지털 시스템이나 논리회로설계 ... 1. 실험 제목 : Boolean Algebra와 드모르간의 법칙, 카르노맵2. 실험 목적 : Boolean Algebra와 드모르간의 법칙을 이용해 논리회로를 설계한다.3
    리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+
    논리회로를 설계하는 여러 가지 방법론을 학습한다. 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다.나. 실험 이론(1) HDL의 종류a ... 하다.), 디자인 재사용이 가능하다.⑥ 회로 기능 변경이 용이하고, 라이브러리화를 지원한다.⑦ 공정 라이브러리에 무관한 설계가 가능하다.- 단점: ① 현재의 논리 합성은 단상 동기 ... 회로용이다.② 툴류가 비싸다.③ ASIC으로는 논리 합성할 수 없는 회로도 있다.b. VHDL- 장점: ① VHDL은 매우 넓은 범위의 Design을 가능하게 해 준다. 이범위
    리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 판매자 표지 자료 표지
    A+ 결과보고서 논리함수와 게이트
    리포트 | 4페이지 | 1,000원 | 등록일 2022.03.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    인공지능시대의 컴퓨터 개론 기출문제 족보 2장 정오식
    되는 핵심적 동기는 기억장치 소자로 집적회로의 사용이다. ( ○ )7. 제4세대 컴퓨터는 통상 1971년부터 현재까지이고, 제 5세대 컴퓨터는 현재이다. ( ○ )8. 디지털 컴퓨터 ... 어진 코드이다. ( ○ )16. 논리곱 회로는 논리곱 조건을 만족하는 회로로서 2개의 조건 중 1개만 만족해도 되는 경우이다. ( X )(논리곱 회로는 2개의 조건 모두 만족해야 되 ... 의 수학적 도표를 계산하기 위해 만들어졌다.3. 디지털 컴퓨터와 아날로그 컴퓨터를 결합한 모델은 ( 하이브리드 ) 컴퓨터이다.4. 제1세대 컴퓨터의 회로는 ( 진공관 )이었으며, 제3
    리포트 | 3페이지 | 2,000원 | 등록일 2022.04.29
    다운로드 장바구니
  • 자료 표지
    효율적인 회로구현을 위한 부울대수와 카르노맵을 이용한 간략화 방법 및 특징에 대해 작성하세요.
    을 활용한 간략화 방법이 남기는 시사점3. 결론참고문헌1. 서론이산적인 수 체계에 근거하여 디지털시스템에 관한 공학적인 해석과 논리 회로를 설계하는 데에 특화된 학문인 디지털 공학 ... 공학은 우리 사회의 도처에서 매우 유용하게 기능하고 있다. 디지털공학에서 주로 취급하는 분야는 디지털 수체계, 문자 및 수의 코드 표현, 부울 대수, 논리 게이트, 순서논리회로 ... , 조합논리회로, 레지스터, 카운터 등으로 매우 다양한데 나는 이에 관련한 지식과 기술을 지난 ‘디지털공학개론’ 교과과정을 통해 학습한 바 있고, 그중에서도 효율적인 회로구현을 가능
    리포트 | 4페이지 | 4,500원 | 등록일 2022.07.06
    다운로드 장바구니
  • 자료 표지
    아래의 POS형 부울 함수들에 대한 카노프 맵을 작성하세요. 단, 맵에는 '0'으로 채워지는 셀들만 표시하세요.
    ,x,y,z) = x(y'+z')Ⅲ. 결론Ⅳ. 참고문헌Ⅰ. 서론디지털 논리 설계에서 부울 대수는 논리 회로의 설계와 최적화를 위해 필수적인 도구로 활용된다. 특히, 부울 함수의 표현 ... 있었다. 이를 통해 POS 형태 부울 함수의 동작 조건을 보다 체계적으로 이해할 수 있었으며, 논리 회로의 설계 과정에서 카노프 맵이 가지는 실용성을 재확인하였다. ... 카노프 맵 작성과 목 :디지털공학개론담 당 교 수 :성 명 :디지털공학개론아래의 POS형 부울 함수들에 대한 카노프 맵을 작성하세요. 단, 맵에는 '0'으로 채워지는 셀들만 표시
    리포트 | 4페이지 | 2,000원 | 등록일 2025.01.02
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1
    디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① D 플립플롭의 회로 구성 ... 이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다. 출력이 두가지 상태(1 또는 0) 중 하나로 안정되기 때문에 쌍안정 멀티바이브레이터(Bistable ... Multivibrator)라고도 한다. 이와 같은 특성을 이용하여 플립플롭은 메모리로도 많이 활용된다.- 플립플롭은 대표적인 순서 논리회로(Sequential Logic CIrcuit)이다. 순서 논리
    리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털 논리회로의 전압특성과 지연시간 예비레포트
    PMOS와 NMOS 모두 동작하는 현상이 발생한다. 따라서 디지털 논리회로를 설계할 때 전력손실을 줄이려면 되도록 Bit의 변화가 적도록 상태할당(State Assignment)을 하 ... 실험 22 : 디지털 논리회로의 전압특성과 지연시간1. 실험 목적2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성을 파악한다. (동작 ... 주파수를 높게 변화시키면서 실험할 것)2. 실험 이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수(Boolean Algebra)의 AND, OR, NOT의 3개로 연산
    리포트 | 3페이지 | 1,000원 | 등록일 2022.04.28
    다운로드 장바구니
  • 자료 표지
    순차논리회로설계 결과레포트
    : Finite State Machine)- 조합논리회로만으로 디지털 논리회로를 설계하는 것이 쉽지 않다.여기서 조합논리회로란, 임의의 시간에서의 출력이 전의 입력에는 관계없이현재의 입력 ... 전자공학실험3 Chap4 순차논리회로 설계[Section 01]간단한 상태도의 구현[학습목표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog ... , VHDL로 설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증하고 실습키트에 동작을 확인한다.[이론내용]▣ 순차논리회로와 상태도▷ 상태도 (FSM
    리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18
    다운로드 장바구니
  • 자료 표지
    [2024/A+]서울시립대_전전설3_실험9_예비
    %에서 출력전압 50%까지의 시간 구하기실험 2실험 2-1회로 설계Gate에 ground 연결, Power Supply로 Drain과 Source에 2.5V, -2.5V를 입력디지털 멀티 ... 의 결과를 토대로 이 되도록 하는 와 를 찾기실험 장비컴퓨터Power supply디지털 멀티미터함수발생기MOSFET 회로N-Channel MOSFET : 2N7000 2개, FU ... 전자전기컴퓨터공학 설계 및 실험 Ⅲ[실험9. CMOS Inverter]예비레포트날짜: 2024.05.16.학번:이름:목차Ⅰ. 서론실험 목적배경 이론Ⅱ. 실험 장비 및 실험 방법
    리포트 | 12페이지 | 1,500원 | 등록일 2025.03.10
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털공학개론(1. 카운터의 응용으로 디지털 시계의 회로도를 완성해 가는 과정 설명/ 2.4가지 기본형 레지스터의 분류에 속하는 IC들 정리)
    , 12분 혹은 24분를 통해 분과 시를 얻고, 그 결과를 디코더 회로를 거쳐 7세그먼트로 보여준다.발진회로디지털 시계에 안정적인 클록(Clock)을 제공 할 목적으로 설계되는 회로 ... 디지털공학개론1. 카운터의 응용으로 디지털시계의 회로도를 완성해 가는 과정 설명2. 4가지 기본형 레지스터의 분류에 속하는 IC들 정리1) 카운터의 응용으로 디지털시계의 회로도 ... 과정 설명디지털 시계?아래의 디지털시계의 블록 다이어그램으로 구성할 수 있다. 기준 시간이 필요하므로 발진회로로부터 분주회로를 거쳐 1초를 얻어내고 이후 각 시간을 10분, 6분
    리포트 | 8페이지 | 2,500원 | 등록일 2023.01.17 | 수정일 2024.05.14
    다운로드 장바구니
  • 자료 표지
    논리회로설계 실험 기본게이트 설계
    논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. 또한 전기전자 논리회로 교과목의 기초지식 ... 과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 게이트들의 동작적 모델링과 자료 흐름 모델링 ... 하며 표현상의 모든 문장들이 순차적으로 동작하는 것이 아니라 항상 동작하게 한다. 이는 디지털회로의 각 컴포넌트가 항상 작동하고 있으므로 이를 표현하고 있다는 의미이다. 여기서는 버스
    리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험_2 Digital logic gate
    디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... 되는 설계도구의 사용방법을 단계적으로 익힌다.3. 이론logic signals and gates디지털 논리회로에서 bit 표현에 사용되는 논리값 0(low)과 1(high)은 활용 ... NAND and NOR gates설계단계에서 1차적으로 도출된 디지털 논리 표현을 그대로 회로로 구성하는 것은 비 경제적이기 때문에 다양한 형태로 논리회로의 간략화를 하는 것
    리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12
    다운로드 장바구니
  • 자료 표지
    중앙대 아날로그및디지털회로설계실습 예비보고서 8장 래치와 플립플롭
    아날로그 및 디지털회로설계 실습 예비보고서[설계실습 8. 래치와 플립플롭]소속담당교수담당조교수업시간학번성명? RS 래치RS 래치 회로도: 교차교합(Cross-coupled)된 두 ... 방정식:Q ^{+} =S+ {bar{R}} Q (Q ^{+}는 다음 순간의 출력Q를 의미한다.)8-1. 실습목적: 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 ... NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치이다.Latch의 진리표SRQ{bar{Q}}00HoldHold010110101100: 경주효과에 의한 불확실성을 피하기
    리포트 | 4페이지 | 1,000원 | 등록일 2023.04.06
    다운로드 장바구니
  • 자료 표지
    Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 NAND2,NOR2.X
    programmable gate array)란 설계가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡 ... 하고 그 사용방법을 익힌다.-Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다. ... 1. 실험 제목 [Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증]2. 실험 목적-Hardware Description Language(HDL)을 이해
    리포트 | 4페이지 | 1,000원 | 등록일 2021.06.20
    다운로드 장바구니
  • 자료 표지
    논리회로실험 A+예비보고서 3 Adder & Subtracter
    동작 원리를 이해할 수 있다.2. 실험 이론1) 가산기(Adder)-이진수의 덧셈을 하는 논리 회로이며, 디지털 회로, 조합 회로의 하나이다.-전자계산기가 발명된 당시에는 진공관 ... 에 의해서 구성되었고 현재는 집적 회로로 설계되어 다양한 기능을 가진다.2) 반가산기(Half Adder)-이진수의 덧셈에서 맨 오른쪽 한자리의 연산 기능을 수행하며, 2개의 입력 ... 과 2개의 출력으로 구성된다.-입력들은 피가수(x)와 가수(y)를 나타내며 출력들은 sum과 carry out을 산출한다.-반가산기는 XOR gate, AND gate의 논리회로만으로 구성할 수 있다.
    리포트 | 7페이지 | 1,000원 | 등록일 2020.10.09
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 14일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:08 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기