"디지털논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 게임 실험12 멀티플렉서 fpga 프로젝트 FPGA 게임 논리회로설계 stopwatch 설계 논리 회로 게임 디지털 논리회로

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로설계" 검색결과 381-400 / 2,322건

판매자 표지

2022학년도 한국해양대 전자전기공학부 편입 자소서

, 양자화, 부호화의 아날로그-디지털 변환 과정을 학습했으며, 기본 게이트를 이용해 논리식으로부터 논리회로를 구성하는 방법 역시 학습했습니다. 편입 후 이를 심화해 신호 처리 및 ... 지원을 위한 학업준비 노력에 대해 기술하시오.)전자기학, 전자회로 등 전공과목 수강 시, 자기주도적인 원리 학습으로 전자전기공학의 깊이를 더했습니다.전자회로 및 디지털회로 실험 등 ... 실험과목을 수강하며, 전기소자의 해석 방법과 소자를 이용한 회로설계를 익혔습니다. 이로써 BJT 및 FET 등 트랜지스터의 특성 및 동작 원리에 대해 학습했습니다. 한편, 회로이론

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.11.06 | 수정일 2023.11.13

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK ... 제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
7세그먼트FND디코더 verilog 설계

제목7-세그먼트 FND 디코더 설계실습 목적하나의 7-세그먼트 FND는 한 자리의 16진수를 출력할 수 있다. FPGA에서 한 자리의 16진수는 4비트에 저장되며, 7-세그먼트 ... 자리 16진수를 출력하기 위해 디코더를 설계한다,실습 내용실습결과논리식공통 음극 방식 7-세그먼트 디코더 진리표10진수입력(bcd[3:0])출력(fnd_data[7:0])bcd[3

리포트 | 4페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
우선순위 인코더 verilog 설계

제목인코더 설계실습 목적및 배경인코더는 2^n개의 입력을 받아서 인코딩된n개의 출력을 발생시킨다. 일반적인 인코더의 문제점은 8개의 입력에서 2개 이상의 입력이 ‘1’로 되 ... 하는 우선순위 인코더를 설계해본다.실습 내용실습결과진리표 작성과Schematic설계입력출력d7d6d5d4d3d2d1d0a2a1a0V00000000xxx00*************00001 ... +d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
BCD가산기 verilog 설계

제목BCD 가산기 설계실습 목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하 ... 므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2진 결과를 다시 BCD로 출력하기 위해 BCD로 변환하는 과정을 실습 ... 한다.실습 내용실습결과Verilog설계- BCD 가산기의 Verilog 코드 기술BCD_ADDERtb_BCD_ADDERmodule BCD_ADDER(A,B,C,RESULT

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

부산대학교전자공학과대학원자소서, 부산대전자공학과대학원면접시험, 부산대전자공학과지원동기, 부산대전자공학과대학원학습계획서, 부산대전자공학과대학원입사시험, 부산대전자공학과대학원논술시험, 부산대전자공학대학원논문작성, 부산대전자공학과연구계획서, 부산대전자공학과대학원기출문제

시스템에서의 논리 회로와 불 대수에 대해 설명하세요. þ 디지털 신호 처리의 기본 원리는 무엇인가요?þ 모든 컴퓨터 메모리가 같은가요? 차이점은 무엇인가요?þ 컴퓨터 네트워크 ... 에서의 암호화 알고리즘의 종류와 각각의 특징에 대해 설명하세요. þ 모바일 통신에서 LTE와 5G의 차이는 무엇인가요?þ 전자 회로 설계에서 사용되는 트랜지스터의 기본 동작 원리 ... 나요?þ 클라우드 컴퓨팅이 전자정보융합 분야에 어떻게 영향을 미치는지 설명하세요.þ 버플로우(Overflow)와 언더플로우(Underflow)에 대해 설명해주세요. þ 디지털

자기소개서 | 229페이지 | 9,900원 | 등록일 2024.06.11

다운로드 장바구니
[디지털공학개론]여러 가지 플립플롭을 이용한 3비트 2진 카운터 설계

디지털공학개론여러 가지 플립플롭을 이용한3비트 2진 카운터 설계1. 3Bit 카운터 회로①. 총 비트가 3개인 2진 숫자를 카운팅 하는 회로.000[0] -> 001[1] ... 을 활용하여 3Bit 2진 카운터 회로 설계①. JK 플립플롭RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된 상태를 유지할 수 있 ... 와 같이 입력에 따른 출력이 나올 것이다.3. 참고 문헌 및 자료①. IT CookBook ppt, “동기순서논리회로”,https://www.google.co.kr/url?sa=t

리포트 | 8페이지 | 9,000원 | 등록일 2021.05.07

다운로드 장바구니
서강대학교 디지털회로설계 과제 Full custom desgin

ustom designfull-custom design은 표준화된 cell library를 사용하지 않고 모든 회로를 설계자가 디자인 한다. 설계자가 직접 만들어 낸 것이므로 우수한 성능 ... 제어를 철저히 하게 된다.두 번째로, analog layout 이 있다. 이는 높은 성능 또는 아날로그 회로 디자인을 위해 설계되며 이것은 phase-locked loops(PLLs ... Programmable Gate Array의 약자로, 프로그래머블 논리 소자이다. programmable하다는 것의 의미는 사용자가 논리 회로의 동작을 결정할 수 있음을 의미하는 단어이

리포트 | 6페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산

리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
디지털 시스템 설계 및 실습 크기비교기 설계 verilog

2. 비교기 이론 내용 기술 2bit 비교기를 사용하여 4bit인 두 수 a, b를 입력값으로 주게 되면 이를 2bit씩 쪼개어 두 개의 2bit 비교기 회로에서 비교한다. 첫

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
판매자 표지

LG전자 VS본부 HW설계 합격 자기소개서

예측 방법, Verilog를 이용한 디지털 회로설계 및 simulation을 진행하여 간단한 집적회로 layout까지 학습하였습니다. 논리게이트 및 RC delay, Width ... 을 측정하여 BJT가 올바른 mode에서 동작하고 Base단에서 전류가 실제로 흐르는지 확인하였습니다.ASIC설계 3학점 4.5 / 4.5디지털 집적회로에 대한 design, 성능 ... 에 대해 배우고 각 소자의 특성곡선과 RLC회로의 transient response, 테브난과 노턴을 이용한 회로분석 기법을 배웠습니다. 회로분석 및 설계 시 위 소자의 기본 특성

자기소개서 | 4페이지 | 3,900원 | 등록일 2023.06.01

다운로드 장바구니
전가산기 설계 보고서

가산기의 동작을 그대로 표현했다.Verilog를 이용해서 동작을 모델링하며 설계 할 수 있으며, 디지털 회로구현에 논리 연산보다는 수학적인 연산자들이 그대로 사용된다.장점 : 1 ... : Verilog 설계 전에 진리표를 이용해서 논리 식을 유도하는 과정이 필요하므로, 설계에 필요한 시간이 오히려 늘어날 수 있다.?[3-8]동작 표현을 이용한 설계pin할당input ... . 진리표를 작성하거나 논리식을 세우는 과정이 없기 때문에 설계시간을 줄 일 수 있고, 오류가 발생할 확률도 낮출 수 있다.2. 디지털 신호의 비트 수가 증가해도 동일하게 동작할 경우 비트 수에 관계 없이 Verilog 코드의 양이 늘어나지 않는다는 것이다.

리포트 | 5페이지 | 2,000원 | 등록일 2020.11.20

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 인공지능반도체공학과 연구계획서

을 하고 싶습니다.2. 학부, 대학원 이수 전공 과목 중 관심과목저는 OO대학교 반도체공학과에 재학을 할 때 마이크로프로세서, SoC설계, 아날로그회로설계, 공업수학1,2, 디지털 ... 논리설계, 자료구조론, 객체지향프로그래밍, 운영체제, 알고리즘, 인공지능플랫폼기초및실습, 나노전자공학, 랜덤프로세스 등의 수업을 이수했습니다. 저는 디지털논리설계 쪽에 관심이 많 ... 네트워크를 위한 데이터 기반 미리 준비된 패턴 선택 연구, 수정된 강화 학습을 이용한 광대역 비균일 간격 선형 어레이 설계 방법 연구, 중첩된 신호의 다중 ToF를 추정하기 위한 Wi

자기소개서 | 2페이지 | 3,800원 | 등록일 2024.02.17

다운로드 장바구니
3장 진리표 예비

디지털공학실험 ? 진리표 예비보고서1. 목적가. 부울대수의 기본 논리 연산과 정리를 이해한다.나. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부 ... 의 보수들을 OR 연산한 것 과 같다.라. 조합논리회로 설계조합논리회로는 입력의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능 ... 111100010000AB입력출력ABF111100010000다. (A'B'C + A'B)' = A + (BC)' 의 관계식을 증명하고, 이를 논리회로로 표현하라.(A'B'C + A'B)' = (A'B

리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

서울대학교 일반대학원 전기정보공학부 연구계획서

과목저는 OO대학교 전기전자공학부에 재학을 할 때 직류회로이론, 공학수학1,2, 공학문서작성, 기초회로실험, 교류회로이론, 양자전자공학기초, 물리전자공학, 논리회로설계, 전자기학1 ... 적인 안내 및 방출을 위한 모놀리식으로 제작된 도파관 연구, 위상 배열 안테나 임피던스 부정합에 따른 실시간 지연회로의 위상 지연 오차 및 영향 분석 연구, 희소 텐서 가속기 설계 ... ,2, 통신공학, 데이터통신, 데이터베이스, 리눅스시스템보안, 디지털신호처리 등의 수업을 이수했습니다. 저는 통신공학에 관심이 많았습니다.3. 석사 박사 이후의 계획(박사진학

자기소개서 | 2페이지 | 3,800원 | 등록일 2024.02.08

다운로드 장바구니
디지털 논리회로 실험 10주차 Counter 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : Counter소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 ... 들은 입력의 조건에 따라서 출력이 결정되는 “조합 논리회로”들이었다. 그러나, 실제로 디지털 논리 회로를 적용하게 되면 시간에 따라 움직이는 조건을 고려하지 않을 수 없게 된다. 예 ... . 참고 문헌1. 실험 목적동기식(synchronous), 비동기식(asynchronous) 카운터(counter)에 대하여 공부한다.2. 실험 이론지금까지 다루었던 논리회로

리포트 | 14페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
기계공학응용실험 보고서 'PLC실험'(A+) - 부산대학교 기계공학부

다이어그램(ladder logic diagram)을 작성하여 수행한다.3. 이론적 배경실험에 앞서 PLC의 래더 다이어그램의 기본이 되는 디지털 논리체계의 이해를 위한 불대수 ... 와 기초 연산자, 로직의 단순화 방법 등에 대해 살펴본다.1) 볼대수(Boolean algebra)불대수란 2진 변수와 논리 동작을 기술하는 대수를 말한다. 논리 회로의 형태와 같 ... 시키는 효과적인 방법이다. 그러나 실제 문제의 로직은 복잡한 논리식을 포함하는 경우가 많으며, 이를 해석하는 일은 간단치 않다. 디지털회로 이론에서는 그래프 분석 기법인 카르노 맵

리포트 | 7페이지 | 1,500원 | 등록일 2020.12.21 | 수정일 2020.12.26

다운로드 장바구니
논리회로설계 실험 디코더 인코더

논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 인코더1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... hinbowling/60001489612인코더와 디코더의 관계도!5) 논리회로설계실험 국태용교수님 아이캠퍼스 강의자료http://terms.naver.com/entry.nhn ... 는 조합논리회로이고, 이를 부호기(encoder)의 반대 용어인 복호기로 부른다. 일반적으로 디코더는 n개의 입력선과 최대 2^n개의출력선을 가지며, 입력 값에 따라 선택된 하나

리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[방송통신대학교] 디지털논리회로 기말시험(온라인)

2020학년도 1학기 기말시험(온라인평가) 제출용?교과목명:디지털논리회로?학번:?성명:?연락처:?평가유형:주관식형(과제물형, 주관식형, 혼합형 중 해당 유형 표기)?주관식형 ... :디지털 논리회로 문제풀이- 이하 과제 및 답안 작성 (※ A4용지 편집 사용)1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로 ... 는 임의순서를 갖는 카운터를 설계하시오.(상태표, 카르노도표, 논리회로도를 작성)해당 상태도와 같이 1(001), 3(011), 5(101)가 빠진 경우를 나타내야 하므로(A, B

방송통신대 | 8페이지 | 4,500원 | 등록일 2022.03.01 | 수정일 2022.03.10

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계 실습 3학년 2학기 전가산기(4-bit adder) 예비

아날로그 및 디지털회로 설계 실습11주차 예비: 2-bit Adder 회로 설계전자전기공학부20160000 하대동고릴라1. 전가산기 설계(A) 전가산기에 대한 진리표를 작성 ... ) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계한다.식을 xor에 맞게 묶었다.S= bar{A} ` bar{B} `C _{i`n} + bar{A} `B ... -AND(NOR-NOR) 로직 회로를 설계한다.위처럼 2 level and-or로 구성할 수도 있고, and, or 게이트들을 모두 nand게이트로 바꿔서 구성할 수도 있다.(D

리포트 | 3페이지 | 1,500원 | 등록일 2020.12.23

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기