"논리 게이트 예비보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

광운대 전기 실험2 전전 아날로그 nand게이트 광운대학교 전기 플립플롭 회로 and gate 예비 논리게이트 4bit adder 회로 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리 게이트 예비보고서" 검색결과 341-360 / 544건

논리회로실험 실험1 basic gate 결과보고서

Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74HC32 IC칩의 OR게이트 2개를 이용하여 회로를 구성했다.- 앞 선 실험과 같이 led를 이용 ... 가 출력되게 수정하였다. 그 결과 3개의 입력 모두 high 일 때만 NAND게이트에 두 high값을 입력할 수 있게 되었다.- 실험 결과에 대한 고찰실험결과 예비보고서에 작성 ... 과정]- 실험 과정 및 이론diagram과 진리표를 확인하였을 때 예비보고서에 작성한 결선도가 오류를 가진다는 것을 알게 되었다. 결선도는 NOR게이트 2개를 사용하여 3

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
드 모르간의 법칙

실험예비보고서 – 드 모르간의 법칙1. 실험 목적1) 드 모르간 법칙을 소자를 이용하여 실험적으로 증명한다.2) 드 모르간 법칙을 이용하여 부울대수 변환 및 논리회로를 간소 ... 에 나타낸다.4. 예비 보고서 문제1) 드 모르간의 법칙 (DeMorgan;s Law) 란?수리 집합론이나 논리학에서 여집합, 합집합, 교집합의 관계를 기술하여 정리한 것으로 NAND ... 게이트를 이용하여 회로를 구성하고, 실험 결과는 표 3-3과 그림 3-4의 타이밍도에 기록한다.(1) 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정

리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
디지털 논리소자 결과보고서

1 장 결과보고서 2009069160 김기훈실험 (1)그림 1-3의 회로를 구성하고, 데이 터 스위치의 상태를 변화시켜 Vin 입력을 0V와 5V로 변화시키면서 Vout을 측정 ... 하고, 데이터 스위치의 상태인 A와 B를 0V와 5V로 나타나는 모든 경우에 대해 측정하라.실험결과 사진(예비사진 사용)해석실험 4번의 경우 NAND게이트 회로이며, 두 개의 입력이 모두 ... 에 대해 측정하라.실험결과 사진(예비사진 사용)해석실험 5번의 경우 NOR게이트 회로이며, 두 개의 입력이 모두 LOW일때만 HIGH가 나오는 회로이다. 즉 OR게이트에 Inverter

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
순차회로 설계 예비보고서

예비보고서 #6실험 6. 순차회로 설계1. 실험 목표- 순차회로의 기본요소인 Latch와 Flip-Flop에 대하여 알아보고, 이를 응용한 레지스터의 작동 방식에 대해서도 이해 ... 를 한다.2. 예비 이론(1) Latch- Clock 신호에 관계없이 모든 입력을 감시하다가 언제든지 출력을 변화시키는 비동기식 순서논리소자로 한 비트의 정보를 데이터가 바뀌기 전 ... latch 앞에 AND 게이트 2개와 Clock 입력을 추가한 SR F/F이다.SR F/F 진리표- 단순 논리기호로만 따지면 SR latch에 CLK 신호가 붙은 꼴로 latch 와 F

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털실험 5 결과 실험 5. Multiplexer 가산 감산

디지털 실험 결과보고서실험 5. Multiplexer 가산 감산실험 결과1.와 같이 회로를 연결하고 진리표를 작성하라.실험의 회로이다. 제일 왼쪽이 NOT게이트고 가운데의 2개 ... 를 이용해 전감산기와 전가산기를 구성하는 실험이었다. 먹스의 특성인 데이터 선택기능을 이용해 가산기를 설계하는 것은. 소자 특성만 잘 이해한다면 논리 게이트를 이용한 것보다 더 ... 표를 작성하라.(핀 1, 15는 접지에 연결)실험 2의 회로이다. 위쪽 소자가 반전게이트이고 아래쪽이 74153이다. 오른쪽 아래로 뺀 두 개의 선이 출력이다. 위쪽 것이 Y이

리포트 | 5페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
06 논리회로설계실험 예비보고서(순차회로)

논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표래치와 플립플롭에 대해 이해한다. 각 각 어떤 종류의 래치와 플립플롭이 있는지 알아본다.JK 플립플롭 ... ) 특성표JKQ(T)Q(T+1)*************1101001101111011110(3) 상태도(4) 논리기호(5) NOR 게이트를 이용한 JK FF 회로도 (펜으로 그릴 것 ... 을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터를 설계해본다.2. 예비 이론(1) latchclock 입력을 갖지 않는 2진 기억소자이다. 기억

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
부울대수의정리

실험예비보고서 – 부울대수의 정리1. 실험 목적1) 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.2) 부울대수식을 이용한 논리회로의 간략화 및 ... -6의 타이밍도에 나타낸다.4. 예비 보고서 문제1) Y=ABD+ABD 를 부울대수 공식을 이용하여 간략화 시키시오. 그리고 각각에 대하여 논리회로로 구성하여라.Y = ABD2) Z ... 논리식 표현을 익힌다.3) 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양한다.2. 기본 이론1849년 George Boole은 논리적 사고와 추론을 대수학적으로 표현

리포트 | 9페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
직렬 및 병렬 다이오드 구조

어려운 점은 없었으나 계산 값을 적을 때 계산을 어떤 식으로 해야 하는지 처음 좀 덤벙거렸다. 예비보고서를 작성하면서 나름 다이오드에 관해서 자세히 조사를 했다고 생각했으나 익숙하지 ... 이다.실험 6) 병렬 구조 – (2)병렬구조일 때 다이오드 특성을 알아보기 위한 실험이다.실험 7) 양논리 AND 게이트연두색이 다이오드 한쪽에만 5V를 인가했을 때의 피스파이스 ... 에 도달하는 전류의 양이 적어지고 따라서 다이오드와 저항 R2쪽에 걸리는 전압값은 작게 측정이 된다.실험 7) 양논리 AND 게이트VO(계산값) = 0VVO(측정값) = 0.6291V

리포트 | 9페이지 | 1,000원 | 등록일 2016.06.17

다운로드 장바구니
AND,OR,NOT(결과)

실험결과보고서 – AND·OR·NOT 게이트 실험`1. 목적1) 논리 게이트인 AND, OR, NOT 게이트의 동작특성을 이해한다.2) AND, OR, NOT 게이트의 진리표 ... 에는 TTL IC를 이용해서 회로를 구성하였다. 예비보고서에서 각 핀에 대해 작성한 부분이 큰 도움이 되었다.더 정확한 결과값을 얻기 위해 파워 서플라이로부터 공급되는 전원의 전압 ... .305554.28- NOT 게이트 실험입 력(V)출 력(V)54.9708(mV)3. 고찰이번 실험은 AND, OR, NOT 게이트의 작동을 실험적으로 확인해보는 시간이었다. 논리회로

리포트 | 5페이지 | 2,000원 | 등록일 2013.11.18

다운로드 장바구니
아주대 논리회로실험 counter 결과보고서

논리회로실험 결과보고서실험8. counter실험 1) 2단 2진 Counter 비동기식 Counter- J-K F/F을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인- 4 ... 의 동작원리를 확인해 보는 실험 이었다. 처음 예비보고서를 쓰면서 헷갈렸었는데 조교님께서 뒷부분은 디코딩 과정이므로 AND 게이트를 사용하지 말라고 하셔서 쉽게 실험을 끝낼 수 있 ... 개의 출력이 가능하므로 AND 게이트를 4개를 사용실험 1 결과값shiftpulseABA ^{prime }B ^{prime }*************103110040011실험

리포트 | 9페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
08 논리회로설계실험 예비보고서(카운터)

논리회로설계 실험 예비보고서 #8실험 8. 카운터 설계1. 실험 목표카운터의 개념과 종류에 대해 학습하고, VHDL을 이용하여 각 카운터를 설계한다.2. 예비 이론(1) 카운터 ... 된 값을 나타내는 2진 비트 수만큼의 플립플롭들과 게이트들로 구성된다.동작 방식에 따라서 비동기식 카운터와 동기식 카운터로 나뉜다.- 비동기식 카운터(asynchronous c

리포트 | 9페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
아주대 논리회로실험 실험결과7 복호기와 부호기 (Decoder & Encoder)

하였는데 어차피 앞의 실험들은 디코더와 인코더의 기본개념들로 실험준비를 하며 예비보고서를 쓰면서 시뮬레이션을 통해 확실히 개념을 잡아놓은 상태여서 다행이었다. 그리고 디코더와 인코더라는 ... 개념을 통해 그것이 응용되는 실제 회로들을 구성해보고 동작을 확인해 볼 수 있다는 생각에 실험전 예비보고서를 쓰면서부터 이번 실험이 기대가 되었었다. 그리고 특히 마지막 5번 ... 을 확인해 보았다. 시뮬레이션에서도 그렇고 실험에서도 그렇고 참으로 정확한 결과를 한번에 얻을 수 있었다. 이런 결과는 다 예비보고서를 TM면서 개념을 익히고 미리 공부한 결과라고 생각됬다. 이렇게 실험4는 빨리 마무리를 지을 수 있었다.

리포트 | 9페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
판매자 표지

실험15 예비보고서 플립플롭의 기능

결과보고서(실험 15. 플립플롭의 기능)정보통신공학부14조학번 : 2007057228, 2010044011이름 : 정 현 재, 정 지 원실험 15 플리플롭의 기능1). 목 적(1 ... 이다. 입력은 출력을 set논리 (“1” 상태)시키는 기능과 reset논리 (“0” 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch 회로 ... flip flop들은 게이트 상호 간의 작은 delay 차이를 이용하거나 다소 복잡한 회로를 구성하여 클럭 신호가 바뀌는 동안만 출력이 변화하도록 되어 있다.은 부(negative

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
[기초회로실험] 실험13. CMOS-TTL Interface 예비보고서

기초 회로 실험Ⅱ 보고서소 속전자공학전공조조학 번이 름실험 13. CMOS-TTL Interface1. 실험 목적우선 본 실험의 목적은 (1) CMOS의 동작을 이해하고, (2 ... 이 추가된 것을 알 수 있다.우선 TTL과 CMOS Logic의 차이점 중 가장 큰 것은 아래와 같다.? TTL은 양극성 트랜지스터로 논리게이트를 구성한 집적회로이고,? CMOS ... 는 단극성 트랜지스터로 논리게이트를 구성한 집적회로이다.이 때문에 TTL과 CMOS가 같은 NAND Gate로 동작할 지라도, 각각의 구성 소자와 특성이 다르기 때문에 양 쪽을 접속

리포트 | 10페이지 | 1,000원 | 등록일 2014.09.29

다운로드 장바구니
1장 . 디지털 논리회로 예비지식

1장 . 디지털 논리회로 예비지식1. 실험 목적▶ 보고서 작성 간략화▶ 이론검증 실험▶ 자발적인 발표수업▶ 협력과 토론에 의한 Know-how 터득▶ 참여 학생 동기부여▶ 창의 ... 의 절약▶ 실험- 이론검증의 위한 실제실험수행- 결과파형 확인 및 문제점 분석- 실험수행시의 Know-how 터득● 디지털회로설계의 보고서 작성요령▶ 보고서 구성- 실험목적 -> 관련 ... )와 전압이 높은 상태(1)- 기본 구성 : 0과 1의 조합에 의한 표현(논리회로)● 디지털회로설계의 수행절차▶ 실험 수행정차- 이론 -> 가상실험(시뮬레이션) -> 실제실험▶ 이론

리포트 | 8페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
디지털실험 5 예비 실험 5. Multiplexer 가산 감산

디지털 실험 예비보고서실험 5. Multiplexer 가산 감산실험 목적1. 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익힌다.2. 2개의 4입력 ... 예비보고서 문제문제 1의 회로이다. 감산기의 진리표의 결과에서 필요한 최소항을 1주면 결과가 나오게 되어있다. 필요 없는 항은 그라운드로 보낸다.B=m1+m2+m3+m7D=m1+m2 ... (strobe input)이 있다.4to1먹스의 회로이다. 회로를 보면 AND게이트를 통과한 결과는 각 항 AND 각 항에 맞는 최소항 이다.(스토로브 신호 S가 0일 때) 이 결과

리포트 | 7페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
기계공학기초실험 TTl-Logic 실험 예비보고서

1.기본 논리 게이트(Logic Gate) 에 대해 설명 하시오.① 논리 게이트란?디지털 시스템의 회로를 구성하는 가장 기본적인 요소는 0과 1로 대변되는 논리대수에의한 연산 ... 을 집적회로 형태로 구현한 논리 게이트(logic gate)이다. 이 회로는 복잡한 논리를 간결하고 정확하게 표현할 수 있어 컴퓨터 등에 이용된다. 이러한 논리대수의 기본이 되 ... 는 게이트로는 AND, OR, NOT 등이 있으며, 이들의 조합으로 다양한 형태의 게이트가 만들어진다.② AND 게이트 :AND 게이트는 모든 논리 기능을 형성하기 위해 조합될 수 있

리포트 | 8페이지 | 1,000원 | 등록일 2012.01.10

다운로드 장바구니
기초회로실험 디지털 게이트의 전기적 특성을 이해한다. (예비,결과보고서)

기초회로실험(2분반) 2조 예비보고서 1(제 8회)실 험 주 제디지털 게이트의 전기적 특성을 이해한다.제 출 일 시학 번 / 이 름담 당 교 수담 당 조 교실 험 내 용1. 실험 ... 보고서 2(제 8회)실 험 주 제디지털 게이트의 전기적 특성을 이해한다.제 출 일 시학 번 / 이 름담 당 교 수담 당 조 교실 험 내 용3) 7408(AND게이트)의 핀 구조 ... 관계는 아래에 표시되어 있다.기초회로실험(2분반) 2조 결과보고서 1(제 7회)실 험 주 제디지털 게이트의 전기적 특성을 이해한다.제 출 일 시학 번 / 이 름담 당 교 수담 당

리포트 | 4페이지 | 1,000원 | 등록일 2012.10.31

다운로드 장바구니
디지털실험 15예비 up/down counter

디지털실험 예비보고서실험 15. up/down counter실험 목적증계수, 감계수 및 증/감계수 논리를 이해한다.이론증가 2진 카운터 sequence에서는 내부의 상태를 변화 ... ount down에 선택적인 신호를 연결해 줌으로써 두 동작을 실행할 수 있다. 역시 책은 반대로 되어있다. up/ down counter문제/예비보고서 문제1.컨베이어 벨트 ... 째 d플리플랍의 출력에는 or게이트와 입력 ran이 있다. ran이 1일때는 오른쪽의 카운터는 제품생산 라인의 클럭과 똑같은 클럭을 받아 up카운터로만 동작하면서 제품 생산량

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
12주파수 카운터 예비

주파수 카운터 예비보고서1. 목적가. 주파수 카운터를 구현하고 이해한다.2. 이론4) 동기식 하향 카운터동기식 하향 카운터는 클록펄스가 발생할 EO마다 카운터 출력 값이 감소 ... 하여 해결할 수 있다. 이러한 카운터를 동기식 벙렬 카운터로 부르며, 이진 계수기에서는 가장 빠른 구조이다.3. 예비보고가. 이 장의 실험 목적에 대해서 스스로 생각해 보고 기술하라.주파 ... 하는 카운터이다.[그림 8-4] 2비트 하향 카운터의 상태도[그림 8-5] 병렬 인에이블 논리를 가진 동기식 4비트 2진 카운터5) 직렬 카운터와 병렬 카운터그림 8-1의 카운터 구조

리포트 | 2페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니

이전10개 13 14 15 16 171819 20 21 22 다음10개

파워링크

신청하기