"회로설계실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로설계실습 전기회로설계실습 아날로그 전기회로 LPF와 HPF설계 DMM oscillator 설계 분압기 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"회로설계실습" 검색결과 3,561-3,580 / 4,968건

(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

_x실제 핀LED 12LED 11LED 10LED 9[실습6]: 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.(1) Verilog ... 개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 ... FPGA Chip)4. 실험 방법[실습 1]: Two-input AND 게이트의 설계를 bit operators (비트 연산자)를 이용하여 디자인하고, 테스트 벤치를 이용

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
중앙대학교 실험 예비 보고서 (신호 발생기)

예비 보고서 3.과목명담당 교수학과학번실습일설계실습 3.1. 실습목적- Wien bridge RC 발진기를 이용하여 신호 발생기를 설계, 제작, 측정하며 그 동작을 확인한다.2 ... (Oscilloscope)1대브레드보드(Bread board)1개파워서플라이(Power supply)1대점퍼선다수3. 설계실습 계획서5-3-1 신호발생기 설계(A) 그림 4.1에 주어진 Wien ... bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계 하시오.(Wien bridge 회로 설계)이때

리포트 | 5페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

-> 00100000110 -> 01000000111 -> 10000000마. Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1 ... - 교안의 1:4 DEMUX 회로를 if 문을 사용하여 설계하시오.입력 F: Bus SW1입력 S1 : Button SW1, S2 : Button SW2출력 Q[3:0] : LED ... -> 01001/11 -> 1000사. Results of Lab 7 (응용과제)- 다음의 진리표를 가지는 논리회로를 설계하시오.입력 : a,b,c,d -> Button SW1

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
전기회로실험 예비13

전기회로 설계실습설계실습 계획서 13.발전기와 변압기의특성측정방법설계3.1① 10 turn 과 20 turn, 30 turn을 감은 코일을 수직으로 세워놓고, 자석이 수직 ... 에서 turn 수의 비를 알아낼 수 있다.3.5(a) RL회로처럼 동작할 것이므로 사각파를 사용한다.(b) 변압기의 2차 측을 open한 상태에서 10kΩ의 저항을 1차 측의 두 단자 ... 사이에 연결한다. 한쪽이 open인 경우, 다른 한쪽은 인덕터 이므로 직렬로 R을 연결하면 정확히 RL회로처럼 동작하여 R의 값을 안다면, L값을 측정 할 수 있다.(c) 시정수

리포트 | 3페이지 | 1,000원 | 등록일 2016.03.20

다운로드 장바구니
전기회로 설계실습- 중앙대 1단원

-wire 측정법, 4-wire측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2. 실습준비물 ... 설계실습계획서설계실습 1. 저항, 전압, 전류의 측정방법 설계홍길동, 20000000, 전기회로설계실습(35792)1. 실험목적Digital Multimeter를 이용한 저항(2 ... %) : 30개리드저항 1/4W, 5% (51Ω, 5㏀) 각각 2개가변저항 (20㏀, 2W) : 2개3. 설계실습 계획서3.1 고정저항 측정3.1-1 DMM을 사용하여 저항(10㏀, 1/4

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.30

다운로드 장바구니
중앙대학교 실험 예비 보고서(전원의 출력저항, DMM의 입력저항 측정회로 설계)

예비 보고서2.과목: 전기회로 설계 및 실습조 : 2조이름:3. 설계실습 계획서(이론 1,2,3,장 참고)3.1. (a) 건전지의 내부저항이 어느정도일 것 같은가? (b) 건전지 ... (6V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10Ω저항과 Pushbutton을 사용하라. 전류가 흐를 때 ... 10Ω저항에서 소비되는 전력을 구하라.(a) 0.13Ω으로 실제 회로에서 고려하지 않아도 될 만큼 큰 값이 아니였다. (실습1에서 실제 측정해본 결과)10ΩDMM6V(b)옴의 법칙

리포트 | 3페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

2019년 전자전기컴퓨터설계실험25주차 사전보고서1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A0A101010100=Y _{0 ... } ,`A _{1} )=(A _{0} A _{1})2. 교안의 4:2 엔코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A _{0} A _{1}A _{2 ... _{2} +A _{3})3. 교안의 2:1 Mux의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.SD _{0} D _{1}0*************1010

리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

하게 되었다. 이전에 마이크로프로세서에서 배우긴 했지만, 이번 실습에서 combo Box를 보니 어떤 식으로 순차 회로를 설계하는지 알 수 있었다. 또한, 오래간만에 PSpice ... 를 활용해서 회로를 설계해볼 수 있었다.6. Reference (참고 문헌)HYPERLINK \l "본문1"[1] TTL(Transistor-transistor logic) ... onte력전압: 0.8V- High레벨 출력전압: 2.4V- low레벨 출력전압: 0.4V TTL과 CMOS의 동작 전압 레벨 Logic Gate Chip의 회로도(2) CMOS

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

shift 해야 한다.3. 실험 장치Combo box, Xilinx program, laptop4. 실험 방법(1) 실습1설계 조건4-bit up counter의 출력 값을 s ... ingle FND에 표시1. upcounter 설계2. static 7 segment를 모듈화해서 사용codesimulation(2) 실습2설계 조건Design counter ... 을 출력하는 모듈설계 조건code(4) 실습4FND array 를 제어하기 위하여 다음과 같은 선언부 및 변수를 가지는 모듈설계 조건codesimulation(5) 실습58-bit 2

리포트 | 18페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 예비보고서

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계예비 레포트전자전기공학부학번3. 설계실습 계획서3.1 (a) 건전지의 내부저항이 어느 정도일 것 같은가? (b) 건 ... 전지(6 v)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10옴 저항과 pushputton을 사용하라 전류가 흐를 ... 가 output 1의 (+)단자보다 5V 높게 되는 회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.3.5 공통기준점에 대해 output 1을 5V, output 2

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
결과4

결과보고서설계실습 4. Thevenin 등가회로 설계Ⅰ요약Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.실험을 통해서 Thevenin 등가회로 ... 의 오차는 정도로 작았다. 이번 설계실습은 예상과 비슷하게 진행된 잘 된 실험이었다. 이를 통해 우리는 Thevenin 등가회로가 잘 성립함을 알 수 있다.Ⅱ서론Thevenin 등 ... 를 설계, 제작, 측정 결과해보았다.1.테브닌 회로 설계 : 1.48 %2.테브닌 등가회로 제작 : 3.953 %3.설계한 회로와 제작한 회로를 비교 측정 : 2.43%실험 값

리포트 | 5페이지 | 1,000원 | 등록일 2020.01.12

다운로드 장바구니
판매자 표지

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계 결과보고서

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부 ... 요약: 전원장치에는 내부저항이 있다는 점을 알기 위해 6V의 건전지에 내부저항을 알아보는 회로를 설계했고 DMM을 이용하여 측정하였다. 사용했던 건전지임을 감안하면 적당한 내부저항 ... 는 실험이였다. 그리고 DC Power Supply 동작 원리나 단자들 간의 관계를 알 수 있는 실험이였다.설계실습 결과4.1(a)6V건전지의 전압: 6.59977V10Ω의 저항

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
판매자 표지

설계 소프트웨어 실습 PSPICE 레포트

결과출력 전력의 최대값R = 120.3 일 때 W = 40.33으로 최대값을 가지는 것을 알 수 있다.DC sweep 3.2전자회로 교재 268p, 실습 3-1회로도시뮬레이션 ... 설정시뮬레이션 결과AC sweep 4.1회로이론 교재 770p ex13.8-1회로도시뮬레이션 설정시뮬레이션 결과AC sweep 4.2전자회로 교재 356p 실습 4-2회로도시뮬레이션 ... )는 논리 해석으로 설계.(a) x’y’ + xy + x’y = (y’ + y)x’ + xy = x’ + xy회로도 구성시뮬레이션 결과b = (x + y)(x + y’)회로도 구성시뮬레이션 결과c = x’y + xy’ + xy + x’y’

리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

는 부분만 보면 F=A’BCD+AB’CD+ABC’D+ABCD’로 논리회로를 설계할 수 있다.(2)회로도본 lab05 실험에서 실습하던 조합회로보다 상당히 복잡한 모습을 확인할 수 있 ... 다.(3)회로도이렇게 복잡한 회로도의 설계는 간단히 해결할 수 있다. 다음은 if문과 case문을 사용하여 설계한 것이다.If문 사용Case 문 사용이 논리회로가 갖는 특징은 바로 네 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-05Combinational Logic 2실 험 날 짜학 번이 름목차1. 실험 결과

리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

논리 회로 실험 과제 (1~2장)

었다.회로를 설계하고 실험하기에 앞서, 조원과 미리 계산을 해서 각자의 결과를 비교해 보고, 서로의 결과가 일치하면 실험 후 실제 결과와 비교하며 다음 실험을 진행하였다. 대부분 ... 논리 회로 실험 과제 (01-class)1. 기본 논리게이트2. 불 대수와 드모르간의 정리?담 당 교 수 :?과 목 명 : 논리회로 및 실험?학 과 :?학번 / 이름 :?제 출 ... - 교재에 나온 NOT(7404), OR(7432), AND(7408), NOR(7402), NAND(7400), 그리고 3버퍼(74125)게이트를 이용하여 교재에서 주워진 회로

리포트 | 9페이지 | 5,000원 | 등록일 2016.04.09 | 수정일 2016.04.14

다운로드 장바구니
결과9

결과보고서설계실습 9. LPF와 HPF 설계Ⅰ요약이번 실험에서는 반전력주파수가 15.92kHz인 LPF(저주파 통과회로)와 HPF(고주파 통과회로)를 설계하였다. LPF와 HPF ... )이라는 것을 알 수 있었다.Ⅱ서론이번 실험에서는 반전력주파수가 15.92kHz인 LPF(저주파 통과회로)와 HPF(고주파 통과회로)를 설계한다. LPF와 HPF의 전달함수를 예비 ... 보고서에서 Bode-plot으로 그려보았다. 실험에서 미리 설계해둔 회로에 DC가 0V인 순수한 AC전원을 입력하여 주파수를 변경해가며 반전력주파수를 찾아보았다. 이론값과 실험값

리포트 | 6페이지 | 2,000원 | 등록일 2020.01.12 | 수정일 2020.06.22

다운로드 장바구니
중앙대학교 실험 예비 보고서 (RC회로시정수 측정회로및방법설계 )

예비 보고서7.과목: 전기회로 설계 및 실습조 : 2조이름:3. 설계실습 계획서 (이론 3,8장 참조)3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험 ... 을 측정한다.3.3(a) Time constant가 10㎲이며 저항과 10muF 커패시터가 직렬로 연결된 회로를 설계하여 제출하라. 이때의 전류파형(= 저항전압 파형), 커패시터전압 ... 하였다.(10MOMEGA 정도). DMM의 내부저항을 측정하는 방법을 설계하여 제출하라.[DMM 내부저항 측정 설계도]DMM 내부저항 측정은 위와 같이 설계하여 측정한다.I= {5

리포트 | 4페이지 | 1,000원 | 등록일 2020.01.13

다운로드 장바구니
전기회로설계실습예비보고서4-Thevenin등가회로 설계

, 2 W급 2개3. 설계실습 계획서그림 1과 같이 RL이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.3.1에서 구한 결과 ... 1. 목적: Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. 준비물∗ 기본 장비 및 선Function generator: 1 대DC

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 구하고 파형을 분석한다.-4비트 가산기의 구현 조건1. 1bit full adder의 동작을 포함한다.2. 1bit full adder를 설계할 때 XOR연산을 사용하지 않는다.3 ... logical 연산 동작을 한다.3-3. Cin의 초기값은 ‘0’이고 3ns간격으로 1과 0이 반복되며 바뀐다.1bit full adder의 설계과 구현CinXY01CinXY

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... (FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 순차회로로 구현된 것과 거의 동일한데, 차이가 있다면 moore machine을 활용해서 설계를 진행한 것입니다.설계 3

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니

이전10개 174 175 176 177 178179180 181 182 183 다음10개

파워링크

신청하기