아주대학교 논리회로실험 실험2 예비보고서

최초 등록일
2019.02.20
최종 저작일
2016.12
9페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
판매자mc**** 12회 판매
다운로드
장바구니

* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 이용하시는 한글프로그램 버전이 낮은 경우에는 문서가 올바르게 표시되지 않을 수 있습니다. 이 경우에는 한글 뷰어 프로그램 또는 상위버전 으로 확인하여 주시기 바랍니다.

목차

1. 실험목적

2. 이론
① logic level & DC noise margins
② Schmitt-trigger inverters(슈미트 트리거 인버터)
③ Resistive Load(DC 특성)
④Capacitive load(AC 또는 Switching 특성)

3. 실험 부품
1) 74HC04 datasheet
2) 74HC14 datasheet

4. 실험 방법 및 결과 예상

5. 참고 문헌

본문내용

1. 실험목적
1) CMOS를 이용한 논리소자가 Logic level을 판별하는 방법과 이상적인 논리 소자와 달리 실제 논리 소자가 어떤 특성을 가지는지 알아본다.
2) 이상적인 입력신호인 0V, 5V와 달리 실제 입력신호는 어떤 파형을 나타내는지 확인하고 이에 대응하기 위한 슈미트트리거 회로의 특성에 대해 알아본다.
3) CMOS를 저항 모델로 보았을 때 DC 특성을 알아본다. 결과적으로 CMOS의 전기적 특성에 대해 알아본다.

2. 이론
① logic level & DC noise margins
- 논리 소자의 logic level 판정방식

*logic level : 논리 회로에서 2개의 논리값에 대응하는 신호값. 논리 조건(긍정 또는 부정)을 수치로 표시한 것으로 논리 대수에서는 긍정을 1, 부정을 0으로 한다. 한편, 전기 회로에서는 긍정을 일정값 V로, 부정을 0으로 하기도 하고 긍정을 V, 부정을 -V로 하는 방법도 있다.

*noise margin(잡음 여유)
논리 회로용 IC의 전기 명세의 일종으로, 입력 레벨과 출력 레벨의 차.
디지털 회로(回路)에서 잡음이 어느 정도 커졌을 때 오동작(誤動作) 하는 것을 막기 위하여 출력측의 전압과 입력측의 전압과의 사이에 남겨둔 여유를 말한다.

<중 략>

*schmitt-trigger(슈미트 트리거) : 슈미트-트리거도 역시 구형(=사각형) 펄스를 발생시키는 발진회로에 속한다. 디지털 테크닉에서는 입력신호의 진폭이 충분히 크고, 기울기가 커야만 분명하게 처리된다. 자동차에서는 센서들 예를 들면, 홀센서나 유도센서에서 발생된 신호들은 이러한 요구조건을 만족하는 경우가 드물다. 대부분의 경우 이들 센서신호들은 기울기가 낮고, 진폭이 아주 작다.
슈미트-트리거는 왜곡된 신호를 직사각형 펄스로 변조시킨다.
이때 처리해야 할 입력신호의 전압은 반드시 입력임계값(threshold : Eingangsschwellwert)을 초과해야만 처리된다.

참고 자료

잡음 여유 - 전자용어사전, 월간전자기술 편집위원회, 1995, 성안당
히스테리시스 - 전자용어사전, 월간전자기술 편집위원회, 1995, 성안당
슈미트-트리거 - 최신자동차공학시리즈 3 - 첨단자동차전기전자, 2012, 도서출판 골든벨
디지털 디자인 130쪽, John F.wakerly
천이 시간, 컴퓨터인터넷IT용어대사전, 2011, 일진사

자료후기(1)

자료문의

ㆍ이 자료에 대해 궁금한 점을 판매자에게 직접 문의 하실 수 있습니다.
ㆍ상업성 광고글, 욕설, 비방글, 내용 없는 글 등은 운영 방침에 따라 예고 없이 삭제될 수 있습니다.
ㆍ다운로드가 되지 않는 등 서비스 불편사항은 고객센터 1:1 문의하기를 이용해주세요.

판매자 정보

mc****
회원 소개글이 없습니다.
판매지수
ㆍ판매 자료수
43
ㆍ전체 판매량
359
ㆍ최근 3개월 판매량
35
ㆍ자료후기 점수
평균 A
ㆍ자료문의 응답률
0%
판매자 정보
ㆍ학교정보
  • 비공개
ㆍ직장정보
  • 비공개
ㆍ자격증
  • 비공개
  • 위 정보 및 게시물 내용의 진실성에 대하여 해피캠퍼스는 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
    위 정보 및 게시물 내용의 불법적 이용, 무단 전재·배포는 금지되어 있습니다.
    저작권침해, 명예훼손 등 분쟁요소 발견시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.

    찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

    • 한글파일 아주대학교 논리회로실험 실험9 결과보고서 4페이지
      . 과목명: 논리회로실험 EXPERIMENT 9 - RAM - 1. 실험 결과 ... 실험 1 1) 2-bIt RAM 2-bIt RAM의 회로도 결선도 실험 ... 실험이었다. 이 회로는 A 또는 B 의 두 비트중 하나의 비트를 선택해서 읽거나
    • 한글파일 논리회로실험 예비 4 11페이지
      : 논리회로실험 교수명: 이정원 교수님 학 번: 201220754 성 명 ... : 조윤성 1. 실험 목적 - 멀티플렉서(Multiplexer ? MUX ... )와 디멀티플렉서(Demultiplexer ? DMUX)의 회로를 구성하고
    • 한글파일 논리회로실험 결과 10 8페이지
      작성하였음을 서약합니다. 학 부: 전자공학과 과목명: 논리회로실험 교수 ... . 하지만, 우리 실험에선 한정된 소자와 회로 면적에서 진행되기 때문에 정확한 ... 와 예상도이다. 회로도 예상결선도 실험①에서 OP AMP는 증폭기로 동작한
    • 한글파일 논리회로실험 결과 8 11페이지
      report를 작성하였음을 서약합니다. 학 부: 전자공학과 과목명: 논리회로 ... 반복적으로 상태를 옮겨가는 회로를 말한다. 우리 실험에선 우선적으로 비 ... 실험 교수명: 이정원 교수님 학 번: 201220754 성 명: 조윤성 1
    • 한글파일 논리회로실험 예비 10 8페이지
      작성하였음을 서약합니다. 학 부: 전자공학과 과목명: 논리회로실험 교수명 ... ADC의 사용 이유 생활 부분의 입력신호는 연속적인 값의 집합인 ... : 이정원 교수님 학 번: 201220754 성 명: 조윤성 1. 실험
    • 한글파일 논리회로실험 결과 9 8페이지
      서약합니다. 학 부: 전자공학과 과목명: 논리회로실험 교수명: 이정원 ... 교수님 학 번: 201220754 성 명: 조윤성 1. 실험 결과 이번 ... . 따라서 이에 대한 기본적인 실험으로 2bit 램을 NAND
    • 한글파일 아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호 28페이지
      FGPA를 이용한 VHDL 구현 프로젝트 - 비밀번호 #1. 설계 목표 -. FPGA Kit에 있는 7 segment 모듈과 Keypad 모듈을 활용하여 디지털 잠금 장치를 설계한다. #2. 요구사항 구현 및 달성도 요구사항 구현방법 달성도 기존 요구 기능 6자리 비밀..
    더보기
    상세하단 배너
    우수 콘텐츠 서비스 품질인증 획득
    최근 본 자료더보기
    아주대학교 논리회로실험 실험2 예비보고서