논리회로실험 예비 3

목차

1. 실험목표
2. 실험이론
3. 실험부품
4. 실험예상
5. 예상 결선도

본문내용

1. 실험 목표
- 기본적인 Gate의 조합논리회로로써 반가산기, 전가산기, 반감산기, 전감산기를 구성해본다.
- 진리표와 비교하여 결과를 확인해본다.

2. 실험이론
① 반가산기
반가산기(Half adder)는 가장 간단한 가산기로써 1비트 연산으로 2개의 오퍼랜드 A와 B를 더하여 2비트 합을 구한다. 그 합은 십진수로 표현시 0(00)부터 2(10)사이의 범위를 표현해야 하기 때문에 2개의 비트가 필요하다. 합의 하위 비트를 (Sum)라 하고, 상위 비트를 (Carry-out)이라고 한다. 각각에 관한 식은 다음과 같다.

표현식에 따른 반가산기의 게이트수준 회로도와 진리표는 아래와 같다.

② 전가산기
반가산기가 존재하지만, 실제로 한 비트만을 더하는 연산은 비중이 작다. 한 비트 이상을 갖는 오퍼랜드를 더하기 위해서. 오퍼랜드 이외에 두 가지의 캐리가 제공되어야 한다. 이러한 연산 구성 블록을 전가산기(Full-adder)라고 한다.

참고 자료

Digital Design, John F. Warkerly, Pearson, 2008년
http://acms.ajou.ac.kr/contents/logical_circuit/3W1/default.htm