디지털전자실험 - counter 회로

소개

디지털전자실험의 counter 회로의 원리를
이해하고 결과를 정리하였다.

목차

디지털회로 실험 결과 보고서

실험 3-1 4-bit 비동기식 업 카운터 회로

실험 3-2 비동기식 십진(decimal)카운터 회로(BCD카운터 회로)

실험 3-3 74xx93 을 이용한 십진 카운터 회로

실험 3-4 4-bit 동기식 업 카운터 회로

실험 3-5 74xx160 을 이용한 십진 카운터 회로

※ BCD 십진 카운터용 IC 인 74xx160 의 datasheet 를 찾아 보고 정의 및 타이밍에 대해서 설명하시오.

실험 이론(비동기식, 동기식)

에러 조치사항

※ 4개의 JK F-F(2개의 7476)을 이용하여 4-bit 비동기식 다운 카운터 회로를 설계하시오.

※ 카운터의 종류 및 응용 사례에 대해서 조사하시오.

본문내용

목적
Flip-Flop 을 이용한 동기식(synchronous)카운터와 비동기식(asynchronous)카운터[=리플(ripple)카운터] 회로를 구성하여 그 동작을 확인함으로써 F-F 동작 특성을 복습하고, 카운터 동작을 이해한다.

필요부품
TTL IC : 74xx00(NAND), 74xx76(JK Flip-Flop), 74xx47(BCD-to-7 segment decoder), 74xx93(4-bit binary ripple counter), 74xx08(AND), 74xx160(동기식 BCD 십진 counter)
논리상태 확인용 : LED, FND
중략..

실험 이론(비동기식, 동기식)
플립플롭을 이용하여 계수 동작을 하도록 만든 것을 카운터라 한다 사용된 플핍플롭의 수오 결선 방법은 상태의 수(모듈러스, modulus) 및 카운터가 각 사이클을 완료하는 동안 변하는 상태 시퀸스를 결정한다.
카운터는 동기 카운터와 비동기 카운터로 분류된다. 리플카운터(ripple counter)라고도 불리는 비동기 카운터는 첫 번째 플립플롭에만 외부의 클럭 펄스가 인가되며 두 번째 이후의 플립플롭은 앞단의 플립플롭의 출력이 클럭 펄스로 가해진다.
동기카운터의 경우 클럭 입력이 모든 플립플롭에 연결되어 있어 클럭 펄스가 동시에 인가된다. 이들 동기 혹은 비동기 카운들은 시퀸시의 종류, 상태의 수, 혹은 사용된 플립플롭의 수에 의하여 분류된다.

비동기 카운터의 전파지연
- 비동기 카운터는 보통 리플 카운터(ripple counter)라고도 한다. 입력 클럭 펄스는 우선 첫 번째 플립플롭에 영향을 준다. 이 입력 클럭 펄스는 첫 번째 플립플롭을 통과하는 동안의 전파지연 때문에 두 번째 플립플롭에 영향을 바로 주지는 못한다. 세 번째 플립플롭을 트리거시키기 전에도 두 번째 플립플롭을 통과하는 동안 전파지연 시간이 있다. 따라서 입력 클럭 펄스의 영향은 카운터를 물결치듯이 통과 하며(ripple), 마지막 플립플롭에 미치기 까지는 전파지연 때문에 약간의 시간이 소요된다.

참고자료

· 없음