[전자회로 실험] 연산증폭기의 특성 , 시뮬레이션 결과

소개

연산증폭기의 특성과 간략한 요약
피스파이스 나 멀티심으로 돌린 시뮬레이션.
문제풀이.

목차

1. 실험목적

2. 기초이론

3. 시뮬레이션

4. 문제

본문내용

1. 실험목적
1) 연산증폭기의 이득은 출력단에서 입력단으로의 외부 부귀한 루프에 의해 결정됨을 실험으로 확인한다.
2) 비반전 증폭기와 반전 가산기를 연산 증폭기를 이용하여 구성한다.
3) 입력 바이어스 전류를 측정하고, 출력 옵셋 전압의 영향을 분석한다.
4 ) μ741의 슬루율을 계산한다.
2. 기초이론
연산증폭기는 큰 신호이득을 얻을 수 있는 증폭기로서, 출력단에서 입력단으로 회귀되는 외부 부귀한 회로에 의해 응답 특성이 제어되는 선형 소자이다. 연산 증폭기는 가감산, 미적분 등의 수학적 연산뿐만 아니라, AV, 발진기 등의 통신분야에서 광범위하게 이용될 수 있다.
위 그림은·연산 증폭기의 대략적인 그림을 나타낸 것이다.
< 비반전 증폭기 >
의 회로에서 비반전 증폭기의 출력은
로 정의된다. ( y가 Vout , x는 비반전증폭기의 Gain(이득)이다.)
< 반전 증폭기 >
. R1의 한쪽 끝은 Vin의 전압이 걸리고, 다른 쪽은 op-amp의 inverting input과 연결되는데, 이곳의 전압은 non-inverting input의 전압 0 V와 같으므로, R1의 양단에는 Vin의 전압이 걸린다. 그러므로 R1에 흐르는 전류는 i = Vin/R1임을 알 수 있다. op amp의 input 단자로는 전류의 출입이 전혀 없으므로, 이 전류는 R2를 통해서 흐르게 된다. R2를 통해 흐르는 전류는 i = Vin/R1과 같고 R2의 양단에 걸리는 전압은 iR2 = (R2/R1)Vin이 된다. R2의 한쪽 끝의 전압은 op amp의 inverting-input과 연결되어 있어 0 V를 가지며, 전류는 높은 곳에서 낮은 곳으로 흐르므로 Vout의 전압은 Vout= -(R1/R2)Vin으로 계산된다.

참고자료

· 없음