전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 예비보고서

소개글

"전자공학실험 24장 연산 증폭기 응용 회로 2 A+ 예비보고서"에 대한 내용입니다.

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 실험 절차 및 예비 값
6 예비 보고 사항

본문내용

1 실험 개요
-이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다.

2 실험 기자재 및 부품
-DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 연산 증폭기(LM741), 저항

3 배경 이론
[그림 24-11은 복소수 임피던스를 이용한 피드백 회로이다. 입력과 출력 사이의 전달 함수는 식 (24.1)과 같이 Z,과 22의 비에 의해서 결정된다.

(24.1)
[그림 24-21는 적분기 회로이다. [그림 24-1]에서 22 = R1, 2, = 1/SCj인 경우에 해당 되므로, 주파수 축에서는 식 (24.2)가 성립하고, 시간 축에서는 식 (24.3)이 성립한다.

(24.2)
(24.3)

식 (24.2)를 주파수 축에서 그리면, [그림 24-31과 같이 저주파에서 통과하고 주파수 가 높아질수록 감쇄되는 적분기의 특성을 볼 수 있다.

[그림 24-4)는 미분기 회로이다. [그림 24-11에서 22 = 1/sC1, 2 = 81인 경우에 해당 되므로, 주파수 축에서는 식 (24.4)가 성립하고, 시간 축에서는 식 (24.5)가 성립한다.

참고 자료

없음