연산증폭기의 특성

소개

연산증폭기의 특성에 관한 자료입니다.

목차

1. 실험 목적
2. 기초 이론
엠프 가산기
3. 실험 과정
연산 증폭기의 이득
비반전 증폭기
반전 가산기
[실 험 결 과]
(2) 실험 분석
[실험분석]
[최종고찰]

본문내용

1. 실험 목적
1. 연산 증폭기의 이득은 출력단에서 입력단으로의 외부 부귀환 루프에 전적으로 의존함을 실험으로 확인한
다.
2. 연산증폭기를 비반전 증폭기로 동작시킨다.
3. 연산증폭기를 반전 가산기로 동작시킨다.
2. 기초 이론
연산 증폭기는 큰 신호 이득을 얻을 수 있는 직결합 차동 증폭기로서, 출력단에서 입력단으로 회귀되는 외 부 부귀환 회로에 의해 응답 특성이 제어되는 선현 소자이다. 연산 증폭기는 명칭 이 의미하듯이 덧셈, 적분 그리고 미분 등의 수학적 연산을 수행할 수 있고, 이외에 도 비디오나 오디오, 발진기 등의 통신 분야에서 광범위하게 이용되는 범용 증폭기 이다.
그림 16-1이 연산 증폭기의 기호이며, 여기서 (-)기호는 반전 입력단을 의미한다. 이 단자로 입력된 신호는 위상이 180°반전되어 출력단에 나타나고, (+)기호로 표시 된 비반전 단자는 동상으로 신호 증폭된다.
그림 16-2는 연산 증폭기의 부귀환 루프를 설명하기 위한 회로이다. 부귀환을 공급하기 위해 반전 입력단 으로 입력 신호가 인가되고, 결과적으로 출력 신호는 반전된다. 반대로 비반전 증폭기로서 연산 증폭기를 동 작시키기 위해 그림 16-3에서와 같이 (+)입력단에 신호를 인가시킬 수 도 있다. 그러나 이 경우에도 귀환 회로망은 반전 입력단에 접속되어 있음에 유의해야 한다.
그림 16-2의 회로에서, 증폭기의 출력은 식(16-1)로서 정의된다.
(16-1)
윗식에서 음부호는 입력 신호에 대해 출력 신호의 위상이 180°반전됨 을 의미하며, 이러한 증폭기의 이득식은 다음과 같다.
(16-2)
그림 16-3의 비반전 증폭기의 경우, 출력 전압은
(16-3)
이고, 이 회로의 이득은 식 (16-4)와 같다.
(16-4)
식 (16-1)부터 (16-4)까지에서 알 수 있듯이 출력 전압은 귀환 저항기 RF와 RR의 비에만 의존하며 그러므로 전압 이득도 이들 저항값에 의해 결정된다.
그림 16-4는 비반전 전압 폴로워로서 구성된 연산 증폭기이며, 이러한 회로는 이득이 1이기 때문에 “단위 이득 증폭기(unity-gain amplifier)"라고도 한다.

참고자료

· 없음