한컴오피스 
-
미리보기
목차
없음본문내용
1. 클럭 분주기, 4 비트 카운터, 7 세그먼트 디코더 구현
a) 1 kHz 클럭 분주기 코드, 테스트벤치 코드, 모의실험 파형
웨이브폼
왼쪽 코드는 클락이 상승 엣지마다 1씩 증가하는 카운터다. 500ns 주기로 clk신호를 반전시키고 clk은 CLK에, Q는 q에 연결하는 테스트 벤치를 작성했다. 웨이브폼에서 클락 입력마다 1씩 증가하는 4비트 카운터가 만들어진 것을 볼 수 있다.
4비트 바이너리 값으로부터 각 세그먼트에 연결된 FPGT 단자를 HIGH 또는 LOW로 출력하는 디코더이다. case문을 사용하여 0~F를 표시하기 위한 7개의 출력 단자 상태를 결정했다. 웨이브폼을 보면 50ns마다 값이 바뀌고 7개의 출력 단자의 상태도 달라지는 것을 볼 수 있다.
자체평가
1) DigComV32에 사용된 FPGA 소자의 family 명은 ( Cyclone ) 이다.
2) clk의 상승에지를 감지하여 동기신호로 쓰기 위한 함수는 ( always(posedge mclk) )이다.
3) 1Hz 신호를 만들기 위해서 클럭 신호를 ( 1MHz에서 1Hz로 )분주 하였다.
4) FPGA 프로그래밍을 위해서 사용하고 있는 USB-Blaster의 모드는 ( Active Serial programming )이다.
5) Quartus 프로그램을 이용하여 FPGA 모듈에 디지털회로를 구현하기 위해서는 프로젝트 생성, 코드작성, 컴파일, ( FPGA pin assign ), 컴파일, ( download )의 과정을 거친다.참고자료
· 없음태그
-
자료후기
Ai 리뷰판매자가 제공한 자료는 체계적인 구성으로 되어 있어 복잡한 내용을 과제에 쉽게 활용 할 수 있었습니다. 앞으로도 이러한 좋은 자료들이 많이 등록되기를 기대합니다. -
자주묻는질문의 답변을 확인해 주세요
꼭 알아주세요
-
자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다. -
해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.
파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치 파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
문서 초안을 생성해주는 EasyAI
