서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate

소개

"서강대학교 디지털논리회로실험 2주차 - Digital Logic Gate"에 대한 내용입니다.

목차

1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
6. 참고문헌

본문내용

TTL TTL은 이름 그대로 트랜지스터들을 조합해 만드는 논리 회로를 말한다. 이 TTL은 회로에 서 logic level을 입력 혹은 출력 신호와 GND 사이의 전압 차로 표현하는데, 일반적인 TTL 소자의 경우 신호의 전압이 입력일 때는 2.0V, 출력일 때는 2.7V 이상이여야 logic level이 1로, 입력일 때 0.8V, 출력일 때는 0.5V 이하여야 logic level이 0으로 적용된다. 이런 식으로 logic level을 갖는 전압 조건을 입력과 출력이 다르게 정하는 이유는 gate의 출력값이 다른 gate의 입력값으로 들어가며 신호가 전달되며 회로가 전개될 때 noise가 발생하며 전압에 변화가 생기기 때문이다. 이때 각각의 logic level에 대한 입력과 출력 전압 조건값의 차이를 noise margin이라고 한다. 위의 경우와 마찬가지로 일반적인 TTL 소자의 경우 logic level이 1일 때 noise margin이 0.7V, logic level이 0일 때는 noise margin이 0.3V다.

참고자료

· 디지털논리회로실험 매뉴얼, 서강대학교 전자공학과.