공통 게이트 증폭기 [A+/PSpice/배경이론포함(교재카피)/예비레포트] 전자회로실험,이강윤

소개

"[A+/PSpice/배경이론포함(교재카피)/예비레포트] 공통 게이트 증폭기 전자회로실험,이강윤"에 대한 내용입니다.

1. 만점 받은 보고서 입니다.
2. (중요)고찰 사항이 포함되어있습니다.
3. 결론 및 고찰이 자세히 서술되어있습니다.
4. 오차분석이 이루어져 있습니다.
5. PSpice 시뮬레이션이 포함되어 있습니다.

목차

1. 실험 개요

2. 실험 기자재 및 부품

3. 배경 이론

4. 실험 회로 및 실험 절차
1) 실험 회로
2) 실험 절차

5. PSpice 시뮬레이션

6. 결론 및 고찰
1) 결론
2) 고찰

본문내용

1. 실험 개요
저번 실험과 이번 실험에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기와 소오스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다.

2. 실험 기자재 및 부품
• DC 파워 서플라이
• 디지털 멀티미터
• 오실로스코프
• 함수 발생기
• M2N7000(NMOSFET) (1개)
• 저항
• 커패시터
• 브레드 보드

3. 배경 이론
공통 게이트 증폭기는 아래 그림과 같이 입력은 소오스 단자에 인가하고, 출력은 드레인 단자에서 감지하고, 게이트 단자는 공통인 구조를 취하고 있다.

<중 략>

-실험 절차

(1). 실험회로 1에서 V_DD값을 12V, v_sig값을 0V, V_GG값을 6V로 두고, V_SS값이 4V로 두고, R_S저항 값이 2kΩ인 경우 DC 값이 6V가 되도록 하는 R_D값을 결정한다. 이 경우 MOSFET의 각 단자들의 전압(V_D,V_G,V_S) 및 전류(I_D)를 구하여, 표에 기록하시오. 각 단자들의 전압을 바탕으로 MOSFET이 포화 영역에서 동작하는지 확인하시오

(2). v_sig값을 0V, V_SS전압을 0V, 12V, 3V~9V는 500mV 간격으로 변화시키면서 v_O의 DC 전압을 측정하여 표에 기록하고, 입력-출력 전달 특성 곡선을 그리시오.

(4). 전압 이득이 최소 10V/V 이상 나오는지 보기 위해 입력에 10kHz의 0.01V_(p-p) 정현파의 입력 전압을 인가한다. 이때 공통 게이트 증폭기 회로의 입력-출력 전압의 크기를 표에 기록하여 전압 이득을 구하고, 크기와 위상을 고려하여 입력 전압(Vsig)과 출력 전압의 파형을 캡처하여 결과 보고서에 기록하시오.

참고자료

· 이 강 윤. “공통 게이트 증폭기,” in 단계별로 배우는 전자회로 실험 : 기본 소자부터 응용까지, 1^sted. 한빛아카데미, 2014, ch 13, pp. 201-210
· 유 관 호. (2021). Ch.5 MOSFETs [pdf]. Available:
· Adel S. Sedra. “MOSFETs.” in SEDRA/SMITH Microelectronic Circuits, SEVENTH ed. New York :OxFord University Press, 2015, ch 5, pp. 246-292