코린 스토어

코린

개인인증

팔로워2 팔로우

소개

등록된 소개글이 없습니다.

전문분야 등록된 전문분야가 없습니다.

판매자 정보

학교정보

입력된 정보가 없습니다.

직장정보

입력된 정보가 없습니다.

자격증

입력된 정보가 없습니다.

판매지수

판매중 자료수

35개
전체 판매량

434개
최근 3개월 판매량

0개
자료후기 점수

평균A+
자료문의 응답률

67%

전체자료 36개

서울시립대학교 전자회로(정교수님) 기말레포트(설계 성공적, A+, NMOS, current mirror 설계, pspice)

전자회로 기말레포트201X4400XX XXX- xxx NMOS의 동작 특성xxx NMOS의 특성오른쪽의 그래프는 증가에 따라 가 선형적으로 증가하는 것을 볼 수 있다. 이때, 인 경우 전압이 0V인 것을 볼 수 있다. 이는 cutoff전압보다 작은 전압으로 인해 전류가 흐르지 못하는 것을 의미한다.xxx NMOS의 특성오른쪽 그래프는 saturation 영역에서 가 증가하는 것에 따라 가 증가하는 것을 볼 수 있다.이러한 이유는 전압 증가로 실질적인 channel length를 감소시키기 때문이다.이러한 값을 표현하면와 같다.xxx NMOS amplifier VTC()이 소자의 경우, 0.7V를 기준으로 값이 급격하게 변화함을 볼 수 있다.- 설계 회로도Common source amplifierxxx NMOS charater- resistor- capacitor- power이러한 설계를 통해 네 번째 조건(Supply voltage, ), 여섯 번째 조건(Output load, ), 일곱 번째 조건(Signal source resistance, ), 여덟 번째 조건(Channel length, for transistors = 0.18um)를 모두 만족해주었다.이제 남아있는 첫째, 둘째, 셋째, 다섯째 조건을 만족시키는지 확인해보자.(i) bias 분석Bias 분석을 할 때, capacitor인 부분이 모두 open이 된다. 이를 활용해 MOSFET의 drain단자의 전압과 전류를 bias point에서 어떤 값을 갖는지 확인하자.전압의 경우 를 갖는다. 또한, 를 갖는다. 또한 는 ground와 접지되어있으므로 이다.정리해보자.,이를 통해 이론적인 전류를 분석해보자.이므로, matlab을 활용해 계산한 결과 2.3[mA]를 갖는다.실제 로 다섯 번째 조건(Current budget, )를 절반 만족시켰다.이제, 첫째, 둘째 조건을 만족시키는지 계속해서 확인하자.또한, drain 부분의 전압 이득 이고, 이다. 이를 계산하면 -79.0289[V/V]이다.(ii) small signal 분석이 전압 이득은 small signal에 대해 의 전압이득을 라 하면 이다. 즉, 의 비를 활용해 가 결정된다. 와 의 차이를 작게 만들기 위해서는 의 크기를 에 비해 상대적으로 크게 할당하면 된다. 이번 설계의 경우 이므로 를 가능한 작게 설계하는 것을 통해 의 값이 50[V/V]보다 크게 해주었다.내가 활용한 , 으로 를 계산하자.라는 값을 가지는 것을 볼 수 있다. 즉, 첫번째로 원하는 조건(Mid-band gain > 50 V/V)에 만족하는 설계를 완성하였다.이제, 남아있는 조건은 세번째 조건을 만족시키면 된다.Matlab 코드계산 결과(iii) bode plot 분석Bode plot(최대 34.906[dB]) (CCO=50mF)Bode plot을 통해 주파수에 대해 magnitude와 phase를 확인해보면, 다음과 같은 그래프를 얻을 수 있었다.Bode plot의 magnitude를 통해 gain을 다시 한번 계산하면, 39.906[dB]는 55.62[V/V]로 변환이 가능하다. 즉, 문제에서 요구하는 이득을 구현해낸 것을 확인할 수 있다.이때, 우리는 을 가능한 작게 만드는 것이 세번째로 원하는 조건(As low as possible)이다. 이를 만족하기 위해서는 의 값을 작게하는 것으로 이 줄어드는 것을 볼 수 있다.추가적으로 을 줄이기 위해 를 크게 설정한다.CCO=50uFCCO=500uF5mF50mF가 커지면 커질수록 차단 주파수 의 값이 작아지는 것을 볼 수 있다.세번째 조건에 부합하도록 를 무한히 크게 설정하는 것으로 을 매우 작은 값으로 설정이 가능하다. 이번 실험에서는 을 설정하고, 차단주파수 를 갖도록 하였다.즉, 이러한 설계를 통해 세번째로 원하는 조건(frequency As low as possible)도 만족할 수 있었다.(iv) Output swing 분석Vout 그래프 (=0.03) (, , )Vout 그래프 (=0.01) (, , )위의 그래프를 보면 전압의 왜곡이 의 amplitude가 0.01[V]에서 0.03[V]로 변하며 심해지는 것을 볼 수 있다. 이는, 아래의 그래프를 통해 이유를 알 수 있다.xxx NMOS의 특성이때, 오른쪽 그래프를 보면, 지점에서 직선이 아닌 곡선의 형태를 띄고 있다는 것을 볼 수 있다. 이러한 특징으로 인해 가지는 두가지 특징을 이번 실험에서 확인이 가능하다.첫 번째, 가 증가하는 경우와 감소하는 두가지 경우 중, 가 감소하는 경우에 더 큰 전류 변화가 생기게 된다. 그래프는 2차 함수로 상승하는 곡선의 그래프이다. 즉, 가 작을수록, 기울기가 작다. 따라서 아래에서 변화량이 더 적다.실제 실험 출력을 보면 양수의 값이 , 로 상대적으로 작은 것을 볼 수 있다.두 번째, 는 지점에서 왜곡이 심해진다. 특성 그래프에서 보면 그래프의 기울기 변화가 심한 것을 볼 수 있다. 그러한 결과로 0.03[V]의 small siganl에서 왜곡이 심해진 것이다.그래도, 이번 실험에서 clip 되지 않고 원하는 결과를 얻을 수 있었다. 를 만족하기 위해 cutoff 전압이 되지 않도록 값을 증가시키는 것으로 이번 실험과 같은 결과를 얻을 수 있었다.즉, 를 만족하기 위해서 gain=50[V/V]인 경우 를 만족시켜주어 이번 실험의 조건을 만족시킬 수 있었다.(v) current mirrorCurrent mirror의 경우 어떻게 추가적으로 설계해야 할지 좋은 생각이 나지 않아 두개의 회로를 합쳐보았습니다.회로를 보기 전에 current mirror에 대해 알아보자.current mirrorOutput characteristic이때 활용되는 식을 정리하자.이러한 특성을 활용해 CS amplifier와 current mirror를 합친 회로를 만들어보았습니다.- 설계 회로도The Common source amplifier with a current mirrorxxx NMOS charater- resistor- capacitor- power(i) current mirror bias 분석전압의 경우, ,전류의 경우,다섯 번째 조건(Current budget, )을 만족시켰다.(ii) bode plot 분석Bode plot(최대 34.018[dB]) ()위의 Bode plot을 보면, 높은 주파수 대역(>)에 대해 Magnitude는 44.938[dB]이다. 이 값은 1[V] 입력에 대해 176.5631[V] 출력을 갖는다. 즉, 176.6배의 증폭을 하는 기능을 한다.즉, 문제에서 요구하는 증폭을 충분히 만족한다.(iii) small signal 분석, , 에 대해 cutoff가 되지 않는 최대 small signal 전압을 확인하자.인 경우 cutoff가 되지 않는다는 것을 구할 수 있다.Vout 그래프 (=9.4) (, , )Vout 그래프 (=0.01) (, , )즉, output swing이 3V보다 큰 것을 알 수 있다. 이를 통해 모든 조건을 만족시키는 회로를 완성할 수 있었다.추가적으로 마지막 실험에서 swing이 작아질수록 근사가 얼마나 정확한지 확인해보며 마무리하자.- (1)의 error rate입력 전압 9.4[mV]에 대해 의 출력을 보여주었다.이 값을 분석해보면, bode plot의 magnitude 분석을 통해 구한 176.5631[V/V]의 증폭을 보인다면, 일 것이다. Error를 구해보면, 69.0307%의 오차를 가진다.- (2)의 error rate입력 전압 1[mV]에 대해 의 출력을 보여주었다.Error를 구해보면, 0.7317%의 오차를 가진다.이러한 계산을 통해 small signal의 값이 작으면 작을수록 오차가 줄어드는 것을 볼 수 있었다.이러한 결과를 통해 small input에 output이 bias point의 전압 이득에 대해 선형적으로 동작한다는 것이다. 이러한 예측은 실제 설계에서 작은 input에 대해 활용할 수 있을 것이라 생각한다.PAGE * MERGEFORMAT2

공학/기술| 2021.03.20| 11페이지| 10,000원| 조회(209)

레포트, 전자회로, 설계, 성공적, nmos, pspice, 기말, 시립대, curre..

미리보기

닫기
서울시립대학교 전전설3 12주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#12 BJT Circuit (Voltage follow Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 4가. 실험 [1-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 4나. 실험 [2-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5다. 실험 [2-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6라. 실험 [2-3] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 73. Conclusion & Discussion (결론 및 토의) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8가. Summarize experiment contents & Studies from this Lab ‥‥‥‥‥‥‥ 84. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 81. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 BJT을 활용한 voltage follower 회로를 알아본다.나. Essential Backgrounds (Required theory) for this Lab(1) The Source follower Hyperlink l "주석1" [1]Emitter followerEquivalent circuit of the emitter follwerEmitter follower 특성2. Results of this Lab (실험 결과)- Voltage follow[1-1] 다음 그림은 Q2N3904 Bipolar 트랜지스터를 사용한 Voltage follow 회로이다. PSPICE로 회로를 설계하여 구현하시오.Voltage follow 회로PSpice modeling[2-1] [1]의 회로에 대하여 BJT의 Base, Collector 바이어스 전류를 계산하시오.Bias Simlation result2N3904 characterBias 분석 관련 식Bias 분석이 필요하므로 우선 BJT의 기본적인 특성 값을 확인하자. 위 2N3904 character를 보자.의 경우 라 가정이제, 분석은 아래 그림을 적용할 것인데, 이를 적용하기 위해 ,의 값을 측정해주었다.BJT equivalent-circuit model측정 결과 , , 이다.이제, 계산을 진행하자.의 값을 얻을 수 있다.[2-2] 위의 계산 값을 PSPICE Simulation 값과 비교하시오.Bias Simlation result계산 결과시뮬레이션 결과Bias Simlation result계산 결과와 시뮬레이션 결과가 거의 동일한 것을 볼 수 있다. 오차가 크게 발생한 값은 인 것을 볼 수 있다. 이러한 이유는 의 값은 온도와 전류 에 의해 변하는 값이기 때문이다.이 값을 계산을 통해 오차가 줄어들도록 더 정확한 의 값을 찾아보자.로 수정한 경우, 계산 결과 의 시뮬레이션과 동일한 값을 얻을 수 있었다.[2-3] [1] 회로에 대해 AC Analysis Simulation을 수행하고 OUT에 대한 값을 구하시오.Bode plot(a) Band widthBand width를 구하기 위해 -3dB이 되는 주파수를 찾자.]이다.(b) Response time응답시간의 경우 phase가 어떤 값을 가지고 있는지 확인하자. 200Hz~150MHz사이의 주파수에서는 phase가 2deg 내외인 것을 확인할 수 있었다.이러한 값을 통해 input에 대해 output의 출력 거의 동위상인 것을 알 수 있다.Input output 비교200kHz의 주파수와 0.1의 amplitude를 갖는 sin input을 활용해 실제 응답을 확인해보자.왼쪽의 그래프와 같이 입력과 출력이 동일한 Voltage follow의 역할을 수행하는 것을 볼 수 있다.3. Conclusion & Discussion (결론 및 토의)가. Summarize experiment contents & Studies from this Lab이번 실험에서 BJT를 활용해 Voltage follow 회로를 만들어보았다. 이번 회로에서는 small signal에 대해 input과 output이 동일한 값을 갖는 회로를 만들 수 있었다.Voltage follow의 경우 전압이 동일하지만, 입력전류에 대해 출력전류가 증가되어 출력되는 것을 볼 수 있었다.이러한 회로는 op-amp를 활용해서도 만들어 보았는데, 이러한 동일한 회로를 BJT를 활용해 구현해보았고, 이와 같은 방법으로 MOSFET에서도 구현이 가능 할 것이다.이러한 Follow 회로는 입력 신호에 존재하는 저항의 영향을 줄이는 역할을 한다. 입력에 큰 저항이 존재하는 회로의 경우 output에 걸리는 전압은 감소하게 될 것이다. 예를 들어 입력에 1M의 저항이 있고, 출력에 1k인 경우 부하에 걸리는 신호는 입력의 1/1000이 걸리게 된다. 하지만, 이러한 follow를 활용하여 동일한 전압을 제공할 수 있는 것이다.하나의 기판에서 다른 소자를 활용하지 않고 BJT나 MOSFET을 활용하여 이러한 설계를 활용해 설계의 크기와 공정시간을 단축시킬 수 있을 것이라 생각한다.4. Reference (참고 문헌)HYPERLINK l "본문1"[1] The Emitter follower- Adel S. Sedra, Kenneth C. Smith. Microelectronic. 7th ed. wiley, 2015, p.455~463PAGE * MERGEFORMAT2

공학/기술| 2021.03.20| 8페이지| 2,500원| 조회(267)

레포트, 설계, 성공적, 결과, 결과레포트, 시립대, 12주차, 전전설, 전전설3, 전자..

미리보기

닫기
서울시립대학교 전전설3 11주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#11 BJT Circuit (BJT Amplifier Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6가. 실험 [1-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6나. 실험 [2-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6다. 실험 [2-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7라. 실험 [2-3] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8마. 실험 [2-4] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 83. Conclusion & Discussion (결론 및 토의) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 9가. Summarize experiment contents & Studies from this Lab ‥‥‥‥‥‥‥ 94. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 91. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 BJT을 활용한 Amplifier 회로를 알아본다.나. Essential Backgrounds (Required theory) for this Lab(1) BJT Amplifier Hyperlink l "주석1" [1]npn amplifiernpn amplifier VTCBJT가 활성 영역에서 동작할 때, 베이스-이미터 전압 은 npn 트랜지스터의 경우 로 표현되는 지수 관계에 따라서 컬렉터 전류 를 조절한다. 이때, BJT의 동작의 1차 모델은 컬렉터를 고립시키므로, 컬렉터 전압 에 의존하지 않는다.여기서 출력 전압 는 이다.바이어스 분석에서 이러한 값을 활용하면 바이어스 점 Q의 전압은 이다.또한, 직류 바이어스 점 에 첨가된 소신호 는 와 같이 나타난다.- DC Bias Point 특성이때, active 모드 동작을 위해서, 당연히 는 컬렉터에 필요한 신호 스윙을 허용하는 양만큼()보다 더 커야한다.- 컬렉터 전류와 트랜스컨덕턴스에 대응하여 컬렉터 전류는 를 얻는다. 이때 위의 Bias Point의 특성을 활용하면 이다.이제, 인 경우라면, 로 근사화할 수 있다.Linear operation of the transistor under the small-signal condition이를 다시 표현하면, 이다. 따라서 컬렉터 전류는 직류 바이어스 전류 와 신호성분 로 구성된다. 이 식은 컬렉터의 신호 전류와 이에 대응하는 베이스-이미터 신호 전압의 관계를 표현한다. 이것은 다시 로 표현될 수 있고, 여기서 은 transconductance라고 불리며 이다.이때, 은 바이어스 점에서 특성 곡선의 기울기와 같다.- 베이스 전류와 베이스에서의 입력 저항에서 바라본 저항을 구하기 위해 총 베이스 전류 라 하고, 이다.이제, 이 식을 활용해 베이스 안으로 들여다 본 베이스와 이미터 사이의 소신호 입력 저항은 로 표시되며 로 정의된다. 따라서 는 에 정비례하고 바이어스 전류 에 반비례한다. 이를 다른 표현으로 바꾸면 이다.- 이미터 전류와 이미터에서의 입력 저항총 이미터 전류이때, 이미터 안으로 본 이미터와 베이스 사이의 소신호 저항을 로 표시하면, 그것은이제, 와 사이의 관계는 각 정의를 결합함으로써 다음과 같이 구해질 수 있다.따라서이며, 다음 관계를 얻는다.- 전압 이득총 컬렉터 전압 는 이다. 이것으로부터 이 증폭기의 전압 이득 는이다.- The Hybrid- ModelThe Hybrid- small-signal ModelThe Hybrid- small-signal Model를 포함하는 것은 개념적인 증폭기의 전압 이득이이 되게 한다. 따라서 이득 크기는 약간 줄어든다.- The T ModelThe T ModelThe T Model( 포함)T 모델들은 에 대한 의 의존성(the Early effect)를 설명하기 위하여 가 첨부되어 왼쪽의 회로가 된다.2. Results of this Lab (실험 결과)- Common-Emitter Amplifier[1-1] 다음 그림은 Q2N3904 Bipolar 트랜지스터를 사용한 Common-Source 증폭기 회로이다. PSPICE로 증폭기 회로를 구현하시오.Common-Emitter ampliperPSpice modeling- 2N3904 bipolar transistor 특성 Hyperlink "https://www.onsemi.com/pub/Collateral/2N3903-D.PDF" https://www.onsemi.com/pub/Collateral/2N3903-D.PDF[2-1] [1]의 회로에 대하여 BJT의 Base, Collector 바이어스 전류를 계산하시오.Bias Simlation result2N3904 characterBias 분석 관련 식Bias 분석이 필요하므로 우선 BJT의 기본적인 특성 값을 확인하자. 위 2N3904 character를 보면 임을 알 수 있다. 이를 통해 이다. 또한, 라 가정하자.이제, 분석은 아래 그림을 적용할 것인데, 이를 적용하기 위해 ,의 값을 측정해주었다.BJT equivalent-circuit model측정 결과 , , 이다.이제, 계산을 진행하자.의 값을 얻을 수 있었다.[2-2] 위의 계산 값을 PSPICE Simulation 값과 비교하시오.Bias Simlation resultBias Simlation result실제 측정 결과 , , 이다. [2-1]의 결과와 비교해보자. 로 동일하지만, , 로 값에 차이가 발생한 것을 확인할 수 있다.이는 의 값이 온도와 에 대해 의존성을 갖기 때문이다.왼쪽의 그래프와 같이 의 값이 변화하는데, 라는 고정적인 값을 활용하였기에, 이런 오차가 발생하였다. 값을 변경하며 계산한 결과 인 경우 모든 전류 값이 일치하는 것을 볼 수 있었다.[2-3] [1] 회로에 대해 AC Analysis Simulation을 수행하고 OUT에 대한 값을 구하시오.Bode plot(a) MID-Band Gain [dB]21.283[dB](b) [Hz]78.200Hz(c) [Hz]437.297KHzBode plot의 경우 band-pass 형태를 가지는 것을 볼 수 있었다. 또한, mid-band에서 gain이 21.283[dB] 인 것을 통해 small signal의 증폭은 만큼 일어난다는 것을 알 수 있다.[2-4] [1] 회로에 대해 입력 IN을 인가하고 Transient Analysis Simulation을 수행하며 OUT에 대한 파형을 구하시오.Bode plot분석에 앞서 bode plot 측정을 통해 10[kHz]에서 21.282[dB], -192.983deg의 값을 가지고 있다.Vout의 amplitude는 대략 1.153V이고, gain을 계산하면 21.24[dB]을 얻을 수 있다. 즉, gain은 예상과 거의 비슷한 것을 볼 수 있다.주파수를 분석하면, 대략 50.162us 정도 시간 오차가 발생한다. 이는 180.58deg의 차이이다. 이 값은 예상보다 12deg정도 차이나는 값을 가진다.3. Conclusion & Discussion (결론 및 토의)가. Summarize experiment contents & Studies from this Lab이번 실험에서는 BJT을 활용해 amplifier회로를 구현하는 실험이었다.회로 자체는 이전 실험과 거의 동일하였다. BJT와 MOSFET의 동작 차이에 대해 분석을 해보자.이전 MOSFET에서 amplifier의 동작을 위해서는 인 경우 동작이 가능했다. 즉, MOSFET이 동작을 하는 전압 조건에서만 증폭 동작을 수행한다는 것이다.이번 BJT의 경우 동작을 위해서 필요한 조건은 이다. 이 조건이 필요한 이유도 이전 실험과 거의 비슷한데, 증폭 동작을 수행하기 위해서는 BJT가 active-mode로 동작하여야 하기 때문이고, 그 조건을 만족하는 값이 라는 값이기 때문이다.이번 실험을 확인해보면, 이 조건을 만족하는 것을 볼 수 있다. 또한 gain이 대략 11배를 갖는 증폭기로 동작을 수행한다는 것 또한 알 수 있었다.이 외에도, 이번 BJT를 활용한 회로도 Bias 분석을 통해 Bias point에 전류와 전압 특성을 분석하였다. 또한, 이 bias point에 대한 small-signal 분석을 통해 신호에 대해 어떤 증폭을 갖는지 알 수 있었다. 이러한 분석을 통해 small-signal을 활용한 디바이스를 디자인 할 수 있을 것이라고 생각한다.4. Reference (참고 문헌)HYPERLINK l "본문1"[1] BJT- Adel S. Sedra, Kenneth C. Smith. Microelectronic. 7th ed. wiley, 2015, p.256-305, 410~420PAGE * MERGEFORMAT2

공학/기술| 2021.03.20| 10페이지| 2,500원| 조회(233)

레포트, 설계, 성공적, 결과, 결과레포트, 시립대, 11주차, 전전설, 전전설3, 전자..

미리보기

닫기
서울시립대학교 전전설3 10주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#10 MOSFET Circuit (MOSFET Amplifier Circuit)담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5가. 실험 [1-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5나. 실험 [2-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5다. 실험 [2-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5라. 실험 [2-3] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6마. 실험 [2-4] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6바. 실험 [3-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7사. 실험 [3-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7아. 실험 [4-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8자. 실험 [4-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 83. Conclusion & Discussion (결론 및 토의) ‥‥‥‥‥‥ 91. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 MOSFET을 활용한 Amplifier회로를 알아본다.나. Essential Backgrounds (Required theory) for this Lab(1) MOSFET Amplifier Hyperlink l "주석1" [1]- 인 경우NMOS amplifierNMOS amplifier VTCThe basic configurations of transistor amplifiers- MOSFET Amplifier의 특성 정리Characteristics of MOSFET AmplifiersFig 7.35 CS amplifierFig 7.37 CS amplifier with RsFig 7.39 Common-gate(CG) amplifierFig 7.42 Common-drain amplifier or source follower2. Results of this Lab (실험 결과)- N-Channel MOSFET[1-1] 다음 그림은 2N7000 NMOS 트랜지스터를 사용한 Common-Source 증폭기 회로이다. PSPICE로 증폭기 회로를 구현하시오.Common-Source ampliperPSpice modeling[2-1] PSPICE를 통하여 Bias Simulation을 수행하고 트렌지스터의 , 값을 구하시오.Bias Simlation resultIds = 796.8uA, Vg = 2.286V, Vs = 398.4mVVgs = 1.8876V실제 분석이 필요한 경우라면 위의 식을 활용해서 분석을 진행하면 된다. Bias 분석을 활용할 때는 C는 open, vgs=0으로 가정하여 분석을 진행하면 된다.[2-2] RS=0으로 만든 상태에서 (Ground와 Short) RG1을 변화시켜 [2-1]에서 구한 및 와 유사한 값을 갖도록 만드시오.Bias Simlation resultRG1 = 7.4763MkIds = 799.7uAVg = 1.888sultIds = 850.1uAVg = 2.286VVs = 425.0mVVgs = 1.861V2) [2-2] 반복 ()Bias Simlation resultRG1 = 7.4763MkIds = 1.118mAVg = 1.888VVs = 0VVgs = 1.888V[2-4] Simulation 값들을 비교하여 RS의 역할에 대하여 분석하시오.온도 변화에 따른 2N7000 특성 변화RS는 MOSFET의 오차에 대해 전류 id의 변화가 줄어들게 만드는 역할을 한다.온도의 변화로 인해 왼쪽의 사진과 같이 소자의 특성이 변화하게 되었다. 즉, [2-1],[2-2]와 특성에 대해 오차가 발생하게 된 것이다.실제 공정에서 만들어진 MOSFET에 대해 모두 같은 특성을 갖지 않는다. 이러한 오차에 대해 MOSFET은 매우 민감하게 작동하는 소자이다. 그러면 이러한 특성을 우리가 입력하는 전압에 대해 원하는 출력 전류를 수렴하도록 하는 방법이 바로 RS인 것이다.Mosfet의 오차로 인한 id errorRs를 통해 error 감소왼쪽 그래프와 같이 실제 device에서 오차가 발생하는 경우 Rs를 통해 이러한 오차의 분산을 줄여줄 수 있다.이러한 오차 감소는 이번 실험에서도 볼 수 있다. [2-1]과 [2-3]의 차이는 53.3uA로 [2-1]의 결과와 6.69%의 오차를 보여주는 반면, [2-2]과 [2-3]의 차이는 318uA로 [2-2]의 결과와 39.76%의 오차를 보여준다. 즉, Rs를 통해 오차를 불일 수 있다.[3-1] [2-1] 회로에 대해 AC Analysis Simulation을 수행하고 OUT에 대한 값을 구하시오.Bode plot(a) MID-Band Gain [dB]25.200[dB](b) [Hz]38.241Hz(c) [Hz]534.756KHz[3-2] [2-2] 회로에 대해 AC Analysis Simulation을 수행하고 OUT에 대한 값을 구하시오.Bode plot(a) MID-Band Gain[ [dB]25.219[dB](b) [Hz]97.724mH짧은 것을 볼 수 있다. 이는 바이어스 전류 를 안정화하기 위한 의 작용이 증폭기 이득을 감소되는 결과로 의 변화를 감소시키도록 작용한 결과이다.추가적으로 bode plot에서 Low-frequency band는 capacitor에 영향을 받아 Gain이 감소하게 된 것이다. 이때, [3-2]의 경우는 source에서 영향을 받지 않았기에 gain이 감소하는 주파수가 좀더 여유가 생긴 것이다.High-frequency band는 MOSFET의 내부 cap에 의해 영향을 받아 gain이 감소하는 것이다. 이때, 실험에서 MOSFET이 변화하지 않았기에, 동일한 차단 주파수를 갖는 것이다.[4-1] [2-1] 회로에 대해 입력 IN을 인가하고 Transient Analysis Simulation을 수행하며 OUT에 대한 파형을 구하시오.Bode plot1.33V~-1.99V의 전압 변동을 갖고, 전압차는 3.32V이다.이러한 결과를 실험 [3-1]의 결과와 비교하자. 1kHz에서 25.194[dB]을 갖는다.이번 실험 결과를 분석하면 24.40[dB]으로 small signal의 경우에도 bode plot의 결과가 거의 동일하다는 것을 알 수 있다.[4-2] [2-2] 회로에 대해 입력 IN을 인가하고 Transient Analysis Simulation을 수행하며 OUT에 대한 파형을 구하시오.Bode plot1.26V~-2.38V의 전압 변동을 갖고, 전압차는 3.64V이다.bode plot은 1kHz에서 25.219[dB]을 갖는다.이번 실험 결과는 25.201dB로 실험 [4-1]보다 더 bode plot에 근접한 결과를 보여주었다.또한, 설명한 바와 같이 전류 가 가 존재하는 [2-1]회로보다 더 많이 흐른다는 것을 볼 수 있는 실험이었다.3. Conclusion & Discussion (결론 및 토의)가. Summarize experiment contents & Studies from this Lab이번 실험에서는 MOSFET을 활용해 amplifier.실제 MOSFET설계를 하면, 특성에 오차가 생기는 것은 너무나 당연할 것이다. 각각의 특성에 대한 오차가 매우 작은 값이더라도, 이번 실험과 같이 증폭을 하는 경우에는 오차 또한 증폭을 통해 원하는 결과를 얻지 못하고, 결과 값을 방해하는 경우가 생길 수 있다.그러한 오차를 라는 간단한 소자 하나를 통해 negative feedback을 만들 수 있었고, 결과적으로 error를 줄이는 설계를 할 수 있었다.이러한 설계, 오차를 줄일 수 있는 설계는 더 많은 mosfet을 연결하며 설계를 하는 과정에서 더 빛을 낼 것이라 생각하고, 다양한 방법을 고민해볼 필요가 있다는 것을 알 수 있는 실험이었다.두 번째는, Bode plot을 통해 우리가 원하는 이득을 얻을 수 있는 것이다.매번 활용하는 것이긴 하지만, bode plot을 활용하면 우리가 원하는 이득에 대해 적절한 주파수를 선택하여 설계를 진행할 수 있다는 것을 다시 한번 볼 수 있는 실험이었다.세 번째는, Biasing과 small signal이다.이번 회로는 이전 회로와 달리 조금 더 난이도가 있는 설계였다. 이전 실험에서 의 수식을 풀이하여 전체적인 전압 전류를 분석할 수 있었다. 하지만, 이번 실험에서는 biasing이라는 기법을 통해 특정 에 대해 회로를 분석하여 전체적인 이득과 다양한 특성을 분석하고, small signal을 통해 bias point에 근접한 지점에 대한 값을 input voltage와 연관해서 값을 이해할 수 있다는 것이 이번 실험의 가장 핵심적인 부분이다.의 분석을 통해 해석이 가능하고, 더 정확하지만, 실질적으로 원하는 지점에서 동작하는 형태를 분석하기 위해 이러한 방법을 적용한다는 것을 알고 적용해보는 실험이었다.이러한 세가지 특징을 활용해 더 복잡한 MOSFET 회로 설계에도 각 지점의 bias point분석을 통해 input, output특징을 확인하고, 오차를 줄이고, 원하는 출력을 얻을 수 있는 설계를 할 수 있을 것이다.4. Reference (참고 문헌)HYPAT2

공학/기술| 2021.03.20| 9페이지| 2,000원| 조회(264)

레포트, 설계, 성공적, 결과, 결과레포트, 시립대, 10주차, 전전설, 전전설3, 전자..

미리보기

닫기
서울시립대학교 전전설3 9주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)

Post-Lab Report- Title: Lab#9 MOSFET Circuit (CMOS Inverter)담당 교수담당 조교실 험 일학 번이 름목 차1. Introduction (실험에 대한 소개)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3가. Purpose of this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 32. Results of this Lab (실험 결과) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5가. 실험 [1-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5나. 실험 [1-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7다. 실험 [1-3] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 7라. 실험 [1-4] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8마. 실험 [2-1] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8바. 실험 [2-2] ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 93. Conclusion & Discussion (결론 및 토의) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 10가. Summarize experiment contents & Studies from this Lab ‥‥‥‥‥‥‥ 104. Reference (참고문헌) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 101. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서는 가장 널리 사용되는 디지털 IC 기술인 CMOS의 반전기 회로를 알아본다.나. Essential Backgrounds (Required theory) for this Lab(1) CMOS Inverter Hyperlink l "주석1" [1]CMOS Inverter우선 극단적인 두 경우를 알아보자. 가 0V인 논리값 0인 경우와 가 인 논리 1의 경우이다.두 경우에서 n채널 소자 을 구동 트랜지스터로 그리고 p채널 소자 를 부하로 고려할 것이다. 그러나 회로가 완전히 대칭이므로 이 가정은 분명히 임의적이며, 반대로 해도 결과는 마찬가지이다.- 인 경우CMOS Inverter동작점을 결정하기 위한 도식적 해석등가 회로이때, 은 출력 단자와 접지 사이에 낮은 저항 통로를 제공하며, 그 저항은 다음과 같다.- 인 경우CMOS Inverter동작점을 결정하기 위한 도식적 해석등가 회로이때, 가 출력 단자와 접지 사이에 낮은 저항 통로를 제공하며, 그 저항은 다음과 같다.(2) Voltage-Transfer CharcteristicCMOS Inverter의 전압 전달 특성(VTC)은 의 모든 중간값들에 대해서, 앞의 두 극단적인 경우에 사용한 도식적인 과정을 반복함으로써 얻을 수 있다. 이때, , 의 i-v관계를 알아보자.- 에서의 전류- 에서의 전류이때, , 가 대칭적인 경우와, 대칭이 되지 않는 경우 전압 전달 특성이 변화하게 된다. 이때, 정합을 시키는 방법은 다음과 같은 식이 적용된다., 가 대칭적인 경우 전압 전달 특성비대칭의 경우(또는)전압 전달 특성은 위의 그래프와 같이 변화하게 된다., 가 매치되지 않은 경우 M점에서 전압을 계산해보자. 을 가정하고 위의 식에 대입하여 계산하면 다음과 같다.2. Results of this Lab (실험 결과)- N-Channel MOSFET[1-1] 2N7000, IRF9140 트랜지스터를 사용하여 아래 그림과 같은 CMOS Inverter를 PSPICE 프로그램에서 구현하시오.CMOS Inverter[1-2] PSpice 회로[1-3] PSpice 회로IRF91402N7000[1-2] 입력 를 0V에서 5V로 변화 시키면서 출력 를 구할 수 있는 DC Analysis Simulation을 수행하시오.실험 [2-1] 피크 전파 정류기 회로전압이 급격하게 변하는 부분이 값을 보면 전압 이 대략 1.74V에 위치한 것을 볼 수 있다. 이때, 이 어떻게 결정되는지 확인해보자.계산 결과를 통해 비교를 해보면, 시뮬레이션 결과와는 조금 다르게 나온 것을 볼 수 있었다. 사용한 수식에 문제가 있었는지는 모르겠지만, 가장 비슷하게 나온 결과가 이것이다.MATLAB을 활용한 시뮬레이션 데이터 계산[1-3] 입력 에 0V5V의 펄스 파형을 인가하였을 때 출력 를 구할 수 있는 Transient Simulation을 수행하시오.Vout 측정Vout 출력위의 결과를 살펴보면 시작지점 0초에서 5V의 출력을 가지며, 0.05m를 간격으로 값이 0V5V로 변화하는 것을 관찰할 수 있다.Vin 측정Vin 출력위의 결과를 살펴보면 시작지점 0초에서 0V의 출력을 가지며, 0.05m를 간격으로 값이 0V5V로 변화하는 것을 관찰할 수 있다.Vout은 Vin가 반전된 값이 출력된다.[1-4] 상기의 Simulation을 통하여 이 회로가 Inverter 회로로 동작함을 간략하게 설명하시오.위의 실험은 사전 보고서에서 서술한 가 양 극단에 위치하는 경우이다.- 인 경우출력이 0이 나오는 것을 확인할 수 있었다.- 인 경우출력이 가 나오는 것을 확인할 수 있었다.정리하자면, 이 회로는 출력을 반전시키는 Inverter역할을 수행하고 또한 논리적으로는 NOT gate의 역할을 수행한다는 것을 볼 수 있는 실험이었다.[2-1] 다음 그림과 같은 회로에서 NMOS 트랜지스터가 Saturation 상태라고 할 때 실험08의 [1-3]에서 구한 트랜지스터 값들을 사용하여 트랜지스터에 흐르는 전류 값을 계산하시오.NMOS Bias CircuitPspice 회로전류는 다음과 같은 식을 만족한다.위의 식을 통해 전류를 구하기 위해 필요한 정보는 , , 이다. 이때, 는 gate와 source의 전압차를 의미한다. 이때, 앞선 실험에서 이미 두개의 정보는 구해보았고, 값은= 1.73V, 32.19[mA/]이다.이제, 의 값을 분석해보자. 우리는 이미 라는 것을 알고있다. 또한 이다. 이를 정리하면,이제, 식을 정리해보면 다음과 같다.Matlab을 활용해 이 식을 풀이하자.Matlab code의 값[2-2] PSPICE Simulation을 수행한 값과 비교하시오.전류 측정 결과Cursor를 활용한 I_D분석이 값을 실험 [2-1]의 결과 값과 비교하면, 두 답 중 1개의 답과 일치하는 것을 볼 수 있다. 즉, 이차방정식을 푼 값 중 하나의 값인 1.4077*10^-4이 실제 결과가 되는 것을 볼 수 있다.이때, 실제 값과 일치하는 수식의 값을 찾는 방법을 알아보자. 위의 값 중 1.6847*10^-4이란 값을 통해 Vgs를 구해보면 1.6576V이다. 이때, 이 값은 Vth를 넘지 못하는 값을 가지고 있다. 즉, Saturation이 되지 못하므로, 문제의 조건을 벗어나는 값이다. 따라서, 하나의 전류를 결과로 고를 수 있다.3. Conclusion & Discussion (결론 및 토의)가. Summarize experiment contents & Studies from this Lab이번 실험에서는 MOSFET을 활용한 PMOS Inverter 회로를 만들고, NMOS bias circuit을 만드는 실험을 해보았다.PMOS Inverter의 경우 NOT gate의 역할을 하는 논리 게이트로 많이 활용되고 있다. 이번 실험에서 Vm을 분석하는 과정을 진행해 보았는데, 실제 PMOS Inverter를 설계할 때, p 채널 소자의 폭을 n 채널 소자 폭의 2~4배로 제작하여 Qn과 Qp를 매치시켜주어 Vm이 Vdd/2가 되도록 제작하는 경우도 있지만, 이러한 완벽한 VTC를 얻는 대가로 p 채널의 폭이 길어지는 단점이 존재한다. 이는 실리콘 영역의 낭비일 뿐만 아니라, 소자의 용량 증가와 반전기 전파 지연 증가를 초래한다. 따라서 Qn과 Qp가 매치하지 않을 경우의 동작도 알아보는 과정을 거치며 실제 PMOS Inverter를 설계할 때, 소자의 특성이 정합되지 않는 경우 PMOS와 NMOS의 소자 특성을 활용해 Vm의 위치를 예측할 수 있을 것이다.또한, 전압 중간에 위치하지 않는 특성을 활용해 오히려 더 낮은 전압 범위를 활용하며 설계가 가능할 것이라는 생각도 든다.NMOS bias circuit에서는 이전에 조사한 특성을 활용해 데이터를 분석하는 과정을 거쳐보았다. 실제 수식을 통해 계산한 결과가 시뮬레이션과 동일하게 결과를 보이는 것을 확인할 수 있는 실험이었다.4. Reference (참고 문헌)HYPERLINK l "본문1"[1] MOSFET- Adel S. Sedra, Kenneth C. Smith. Microelectronic. 7th ed. wiley, 2015, p.1301-1307PAGE * MERGEFORMAT2

공학/기술| 2021.03.20| 10페이지| 2,000원| 조회(247)

레포트, 설계, 성공적, 결과, 결과레포트, 시립대, 9주차, 전전설, 전전설3, 전자전..

미리보기

닫기