[반도체 공정1] 1차 레포트 - ITRS 2005 PIDS
- 최초 등록일
- 2019.11.22
- 최종 저작일
- 2019.09
- 27페이지/ MS 워드
- 가격 2,500원
소개글
INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS, 2005 EDITION, PIDS (PROCESS INTEGRATION, DEVICES, AND STRUCTURES)
이 논문 전부 해석하고, 요약한겁니다.
목차
1. Scope
2. Difficult Challenges
3. 로직 기술 요구 사항 및 잠재적인 해결책
4. Memory Technology Requirements and Potential Solutions
5. Reliability
6. Cross TWG Issues
7. Inter-focus ITWG Discussion
본문내용
[Process Integration, Devices, and Structures]
1. Scope
프로세스 통합, 장치 및 구조(PIDS) 장에서는 전체 IC 프로세스 흐름과 그 전체적인 통합, 주요 IC 장치 및 구조, 그리고 새로운 옵션과 관련된 신뢰성 트레이드오프(고려사항, 조건, 요소)를 다룬다. 물리적이고 전기적인 요건과 특성은 물리적 치수, 기기의 전기적인 성능과 누출을 포함하는 주요 기기의 전기적인 매개변수와 신뢰성 기준과 같은 매개변수를 포괄하는 PIDS에 포함된다. 통계적 허용오차 또한 논의되지만, 초점은 명목상의 표적에 있다. 이 장에서는 로직, 메모리(D램과 비휘발성 메모리[NVM]를 모두 포함), 신뢰성 등의 주요 주제를 다루는데, 이 장에는 각각 고유한 섹션이 있다. 또한, 이 장에서는 이 분야에서 산업이 직면하고 있는 주요 기술적 과제를 다루며, 이러한 과제에 대한 가장 잘 알려진 잠재적인 해결책 몇 가지를 포함한다.
2005년 국제반도체기술 로드맵(ITRS)의 PIDS 장에는 몇 가지 핵심 주제가 있다. 주제들 중 하나는 향상된 기기 성능의 역사적 추세를 유지하기 위해 최첨단 로직 기술을 위한 MOSFET의 지속적이고 적극적인 확장이다. 이러한 적극적인 확장으로 업계는 high-κ gate dielectric, metal gate electrodes 등과 같은 재료와 공정의 변화를 포함한 다수의 주요 기술 혁신을 향해 나아가고 있으며, 장기적으로는 ultra-thin body, multiple-gate MOSFETs (예를 들어 FinFETs 등)와 같은 새로운 구조물을 포함한다. 이러한 혁신은 빠른 속도로 도입될 것으로 예상되며, 따라서 이를 적시에 이해, 모델링 및 제조에 구현하는 것이 업계의 주요 쟁점이 될 것으로 예상된다.
ITRS의 주요 목표는 무어의 법칙에 따른 CMOS 기술의 역사적 확장을 유지하는데 중요한 핵심 기술 요건과 과제를 파악하고, 핵심 과제를 해결하기 위해 필요한 연구 개발을 촉진하는 것이다.
참고 자료
INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS, 2005 EDITION, PIDS (PROCESS INTEGRATION, DEVICES, AND STRUCTURES)