논리회로실험. 실험3. 가산기 & 감산기

소개

A+자료입니다.
결과보고서 다운 받으셔서 예비보고서 예측쓰시면 됩니다.
결론 및 고찰 아주 상세하게 되어있으며
각 게이트 특히 F/F의 구조와 작동 방식에 대한 상세한 설명은 그 어디에서도 찾아볼 수 없을겁니다.
특히 모든 실험에서 각 실험 과정에 대해 모든 사진 자료 다 찍어서 올려져 있으며
각 과정에 대한 상세한 풀이역시 되어있습니다.
구매하셔도 후회하지 않으실겁니다.

목차

1. 실험 결과
1) 실험1. 2비트 전가산기
2) 실험2. 2비트 전감산기

2. 고찰 및 의의

3. 추가적인 공부

본문내용

실험 결과
실험1. 2비트 전가산기
1. 예비보고서 결선도와의 비교.

<그 림. 전가산기 결선도>

*이번 실험에서는 2비트 전가산기의 실험을 실시했다. 2비트 전가산기는 반가산기+전가산기로 구성되는데 1비트의 합은 반가산기로 또한 그 캐리는 전가산기의 캐리로 입력되 전가산기에서는 두 번째 자리수와 밑에서 올라온 캐리를 합한 합과 캐리를 출력한다.

<그 림. 2비트 전가산기 회로도>

- 좌측의 반가산기+우측의 전가산기로 구성되었으며 반가산기의 캐리가 전가산기의 캐리입력으로 입력된다.
- 좌측 아래쪽은 주황은 5V, 검정선은 GND와 연결되어 있으며 흰색은 좌측으로 , , 이다. 따라서 경우의 수에 따라 알기 쉽게 회로를 구성하였다.

고찰 및 의의
이번 실험에서는 예비보고서를 쓰면서 확인한 1비트 반가산기와 전가산기, 반감산기와 전감산기를 조합해 2비트 전가산기, 전감산기의 회로를 구성하고 그 실험결과를 통해 진리표를 작성해 보는 실험이었다. 우선적으로 가장 기본적인 반가산기의 이해가 필수적이었다. XOR 게이트와 AND 게이트가 어떤식으로 1비트 자리 수 의 합으로 등가할 수 있는지 확인했다. 이를 통해 반가산기 두 개를 결합해 Carry를 고려한 전가산기 회로를 구성하고 그 논리식과 2비트 자리 수 덧셈을 등가하는 것을 확인했다.
감산기의 경우에도 마찬가지였다. 특히 가산기에 NOT 게이트를 추가하는 것으로 감산기 회로를 구성할 수 있으며 역시 해당 논리식에서 NOT입력을 받는 입력쪽을 기준으로 각 비트 자리 뺄셈으로 등가할 수 있다는 것을 확인했다.
가장 단순하게는 감산기와 가산기는 2진수 계산기에 사용될 수 있다. 또한 반대로 2진 비트 수의 합을 통해 논리 레벨을 조합하는 다양한 회로들을 구성할 수 있다. 즉 덧셈을 통해 다양한 정보처리를 할 수 있다.
이번 실험에서는 특히 2비트 전감산기와 전가산기를 빵판 위에 직접 논리 회로를 구현했다. 여태까지 했었던 실험 중 회로 구성의 난이도가 제일 높았고 제일 복잡했다. 이번 실험을 통해 복잡한 회로 구현에 대한 자신감을 얻었고 단순한 논리 게이트의 조합이지만 어떤 특별한 기능을 할 수 있는 즉 조합회로의 기능에 대한 첫 번째 실험이었다는데 의의가 있다.

참고자료

· 논리회로 강의노트
· 디지털 디자인 4th edition john F. Wakerly
· https://ko.wikipedia.org/wiki/%EA%B0%80%EC%82%B0%EA%B8%B0 , 추가공부 Carry 예측 가산기 출처