"가산기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 반전증폭기 가산기와 감산기 Full Adder 보험심사관리사 가산기 가감산기 verilog 감산 증폭기

EasyAI “가산기” 관련 자료

+가산기와감산기등록일 2021.05.25 | 총 1,917자 | 6페이지 | 1,000원
+반가산기와 전가산기 결과등록일 2022.06.12 | 총 1,490자 | 5페이지 | 1,000원

외 4,455건 중 선별하여 새로운 문서 초안을 작성해 드립니다

생성하기

판매자 표지는 다운로드시 포함되지 않습니다.

"가산기" 검색결과 1-20 / 11,099건

가산기와감산기

8.가산기와 감산기반가산기한자리 2진수 2개를 입력하여 합과 캐리를 계산하는 덧셈회로전가산기2진수 입력 2개와 아랫자리 캐리까지 포함하여 한자리 2진수 3개를 더하는 조합논리회로 ... -Bn-Kn-1을 계산하는 조합논리 회로이다2진 병렬가산기전가산기 여러 개를 병렬로 연결하여 2비트 이상인 가산기를 만들 수 있는데, 이를 병렬가산기라 한다.실험1실험부품:7408 ... 이다.반감산기한비트의 2진수 A에서 B를 빼는 것으로 차와 빌림수를 계산하는 뺄셈회로이다.전감산기두 2진수 입력 An과 Bn과 아랫든으로 빌려주는 빌림수 Kn-1을 포함하여 An

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.25

다운로드 장바구니
반가산기와 전가산기 결과

실험 제목반가산기와 전가산기실험 과정실험준비물전원공급기오실로스코프브레드보드SN7400SN7404SN7408SN7432SN7486실험1)전원 공급기에 input을 해제 ... 하고 브레드보드에 전압을 인가해준다.게이트에 Vcc와 그라운드를 연결해준다.이 때 빨간색 선은 (-)에 꽂는다.입력 부분과 나머지 회로들을 연결해준다.반가산기 회로를 구성하고 5V의 전압 ... 을 가하며, 진리표 순서대로 S값과 C값을 측정한다.ABSC00011011실험2)전가산기 회로를 구성하고 진리표 순서대로 S, C 값을 측정한다.ABCSC0

리포트 | 5페이지 | 1,000원 | 등록일 2022.06.12

다운로드 장바구니
고속 다이나믹 십진 가산기 설계 (High-Speed Dynamic Decimal Adder Design)

대한전자공학회 유영갑, 김용대, 최종화

논문 | 7페이지 | 무료 | 등록일 2025.05.05 | 수정일 2025.05.16

다운로드
가산기, 감산기 설계

목차1. 실험 제목2. 실험 목적3. 실험 기구4. 실험 원리5. 실험 결과6. 고찰1. 실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. 실험 목적가산기, 감산기의 원리 ... 를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다.가산기, 감산기의 진리표와 논리식을 이용하여 동작을 확인한다.3. 실험 기구● 브레드보드IC칩과 도선을 연결 ... 하면 High(1) 가운데는 입력값이고 오른쪽은 접지로 연결해 Low(0)인 입력값을 가할 수 있다 .4. 실험 원리① 반가산기의 원리반가산기는 한자리 2진수 2개를 입력하여 합(S)과 캐리

리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

다운로드 장바구니
가산증폭기 레포트

가산증폭기목차1. 목적2. 이론3. 설계4. 실험5. 결론1. 목적반전 가산 회로를 설계하여 입?출력 파형을 관찰하여, 가산 증폭기를 이해한다.2. 이론(1) 연산 증폭기부궤환 ... 기라는 이름이 붙었다. 요즈음은 여러 종류의 연산증폭기가 아주 싼 값에 공급되고 있기 때문에 아날로그 시스템 설계에 있어서 연산증폭기가 차지하는 비중이 상당히 커졌다.(2) 가산 ... .입력이 오직 1개인 때는 증폭기는 단순한 스케일러로 된다.(3) 가산 회로두 개 이상 수의 합을 계산할 수 있는 장치나 논리 회로를 말한다.(4) 가산 증폭 회로그림 7-10

리포트 | 10페이지 | 1,500원 | 등록일 2020.11.17

다운로드 장바구니
논리회로실험 반가산기 전가산기

논리회로설계 실험 예비보고서 #2실험 2. 반가산기 & 전가산기1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... . 예비 이론(1) 가산기가산기란 이진수의 덧셈을 하는 논리회로이며 디지털회로, 조합회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적회로로 설계 ... 되어서 다양한 기능을 가진다. 입력신호 전압의 덧셈을 출력하는 디지털 회로도 있는데 이를 가산회로라고도 부른다.(2) 반가산기반가산기는 컴퓨터 내에서 2진 숫자를 덧셈하기 위해 사용

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
조합논리회로(전가산기,반가산기)

논리회로 및 실습예비 레포트1. 제 목 : 조합논리회로(전가산기/반가산기)2. 내 용 :1. 반가산기 (Half-adder)피가수(B) 및 가수(A) 두 개의 입력을 받아 올림수 ... 하므로 가산 회로로서는 불완전하여 이와 같은 회로를 반가산기라고 한다.입력출력ABSC*************1012. 전가산기 (Full-adder)가산 기능. 즉, 가수(added ... ), 피가수(augend), 올림수(carry)를 표시하는 세 가지 입력(input)을 「합」과 「올림수」 두 가지 출력으로서 출력하는 전가산기는 반가산기(half-adder

리포트 | 4페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
조합논리회로 (전가산기,반가산기)

논리회로 및 실습결과 레포트1. 제 목 : 조합논리회로(전/반가산기)2. 내 용 :1)Half Adder(반가산기)반가산기는 2개의 입력 값을 받아 XOR게이트와 AND게이트 ... 로 나타내어 줍니다. 그리고 assign(선언부)를 통한 식을 써주고 종료 합니다.2) FullAdder(전가산기)전가산기는 2개의 반가산기와 OR 연산자로 구성되어 있다.3개의 입력 ... 값(A,B,CIN)을 받고 반가산기와 마찬가지고 2개의 결과값을 갖는다(SUM,COUT)반가산기 2개를 쓰기에 위의 식과 같은 식이 성립된다.첫 번째 반 가산기에서는 A,B라는 두

리포트 | 6페이지 | 1,000원 | 등록일 2021.01.11 | 수정일 2021.01.13

다운로드 장바구니
가산기, 감산기 실험보고서

내 실제 저항값과 이론적 저항 값의 차이로 인해 오차 발생이 존재하며, 이는 가산기와 감산기의 을 구하는데 영향을 미친다.3) 띠저항 오차이번 실험에서는 사용한 띠

리포트 | 7페이지 | 1,000원 | 등록일 2023.01.18

다운로드 장바구니
베릴로그 전가산기 설계

디지털시스템설계 실습 #1 보고서1. full adder를 다음의 방법으로 설계하고 검증하라.[회로 구조] [진리표]전가산기는 이진수 덧셈을 수행할 때 두 개의 한 자릿수 이진수 ... 입력과 함께 하위 자리올림수를 포함하는 방식이다. 전가산기는 입력 변수가 a, b 그리고 아랫자리의 자리올림수를 ci 라고 할 때, 두 비트의 출력 s 와 자리올림수 co ... 를 출력한다. 전가산기는 반가산기 두 개를 이용하여 구현 가능하다. a 와 b 를 첫 번째 반가산기의 입력으로 연결하고 그 반가산기의 출력값과 ci 를 두 번째 반가산기에 입력으로 연결

리포트 | 5페이지 | 2,500원 | 등록일 2021.06.08

다운로드 장바구니
가산기, 감산기 예비보고서

을 확인한다.2. 기초 이론연산 증폭기는 고 이득 전압증폭기이다. 연산 증폭기는 두 개의 입력단자와 한 개의 출력단 자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭 ... 하는 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기 ... 를 구현할 수 있다. 연산 증폭기는 일반적으로 +Vcc 및 –Vcc의 두 개의 전원이 필요하다. 물론 단일 전원만을 요구하 는 연산증폭기 역시 상용화되어 있다. 신호 증폭을 위한 주

리포트 | 13페이지 | 1,000원 | 등록일 2023.01.18

다운로드 장바구니
6주차 결과 - 반가산기와 전가산기

기초회로실험1제출:2015.04.136주차실험제목 : 반가산기와 전가산기실험(1) 다음 회로를 구성하고 진리표를 작성하라.S:0: 0.608 mVC:0: 0.18853 VS:1 ... 00010100111101101011010111011111011⇒ 조교님께서 실험을 하지 말라고 하셨습니다.고찰이번 실험은 반가산기와 전가산기의 원리를 이해하고, 가산기를 이용한 논리회로 구성을 하는 실험이었습니다. 이번 ... 게이트를 사용할 때 4주차 실험에서 사용한 데이터시트와 진리표를 다시 확인해야했습니다.첫 번째 실험을 했을 때는 반가산기와 완전히 동일한 회로를 실험을 했기 때문에 실험 이론에 있

리포트 | 8페이지 | 1,500원 | 등록일 2020.10.01

다운로드 장바구니
전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현 (Implementation of Ternary Valued Adder and Multiplier Using Current Mode CMOS)

본 논문에서는 전류모드 CMOS에 의한 2변수 3치 가산기 회로와 승산기 회로를 구현하였다. 제시된 전류모드 CMOS에 의한 3치 가산기 회로와 승산기 회로는 전압 레벨로 동작 ... 치 가산기 및 승산기 회로의 단위 전류 는 5㎂로 하였으며, NMOS의 길이와 폭 W/L는 0.54㎛/0.18㎛이고, PMOS의 길이와 폭 W/L는 1.08㎛/0.18㎛이 ... 다. VDD 전압은 2.5V를 사용하였으며 MOS 모델은 LEVEL 47으로 시뮬레이션 하였다. 전류모드 CMOS 3치 가산기 및 승산기 회로의 시뮬레이션 결과에서 전달 지연 시간이 1.2

논문 | 8페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
전류모드 CMOS에 의한 4치 가산기 및 승산기의 구현 (Implementation of Quarternary Adder and Multiplier Using Current-Mode CMOS)

본 논문에서는 전류모드 CMOS를 이용한 4치 가산기 및 승산기를 구현하였다. 먼저 효과적인 집적회로 설계 이용성을 갖는 전류모드 CMOS를 사용하여 4치 T-게이트를 구현 ... 을 보였다. 구현된 회로들은 CMOS 표준 기술을 갖는 Hspice MOS 모델 LEVEL 47로 시뮬레이션 하였다. 본 논문에서 구현한 전류모드 CMOS에 의한 4치 가산기와 승산기 ... 의 시뮬레이션 결과에서 전달 지연시간이 이며, 4치 가산기와 승산기가 안정하게 동작하여 출력신호를 얻는 동작속도가 300MHz, 소비전력이 1.08mW임을 보였다. 제안된 회로

논문 | 10페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
새로운 구조의 전가산기 캐리 출력 생성회로 (A New Structural Carry-out Circuit in Full Adder)

가산기는 기본적인 산술 연산 장치로써, 산술 연산 시스템 전체의 속도 및 전력소모에 결정적인 역할을 한다. 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본 ... 출력 Cout을 갖는 새로운 구조를 이용한다. 최대 5단계의 지연단계를 2단계로 줄인 전가산기를 제안한다. 따라서 Cout 출력속도가 향상되어 리플캐리 가산기와 같은 직렬연결 ... 의 경우 더욱 좋은 성능을 나타내고 있다. 제안한 1Bit 전가산기는 static CMOS, CPL, TFA, HPSC, TSAC 전가산기에 비해 좋은 성능을 가지고 있다. 가장 좋

논문 | 9페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
판매자 표지

[전자회로] Pspice (전가산기와 반가산기) 실험 레포트

레포트1제출일전공강의학번담당교수이름1. 원리◆반가산기 (half adder)- 두 개의 2진수 한자리를 입력하여 합(sum)과 캐리(carry)를 구하는 덧셈 회로. 캐리는 입력 ... 값이 모두 1인 경우에만 1이 되고, 합은 입력 두 개 중 하나만 1이면 결과는 1이 된다.xyC(carry)S(sum)0*************10◆전가산기 (full ... )를 생성한다.xyzC(carry)S(sum)00000001010100101110100011011011010111112. GATE▷반가산기의 구현a) S = AB' + A'B

리포트 | 6페이지 | 2,000원 | 등록일 2020.11.30

다운로드 장바구니
전류모드 CMOS에 의한 다치 가산기 및 승산기의 구현 (Implementation of Multiple-Valued Adder and Multiplier Using Current-Mode CMOS)

한국정보처리학회 성현경

논문 | 8페이지 | 무료 | 등록일 2025.04.09 | 수정일 2025.05.08

다운로드
아두이노를 활용한 디지털 논리 회로의 구현: 가산기를 중심으로 (Implementation of Digital Logic Circuits Using Arduino: Focusing on the Adder)

사단법인 인문사회과학기술융합학회 이은상

논문 | 13페이지 | 무료 | 등록일 2025.03.29 | 수정일 2025.05.07

다운로드
정수 선형 프로그래밍을 이용한 혼합 가산기 구조의 최적 설계 (Optimal Design for Heterogeneous Adder Organization Using Integer Linear Programming)

한국정보과학회 이덕영, 이정근, 이정아, 이상민

논문 | 10페이지 | 무료 | 등록일 2025.03.01 | 수정일 2025.03.06

다운로드
배선을 최소화한 XOR 게이트 기반의 QCA 반가산기 설계 (Design Of Minimized Wiring XOR gate based QCA Half Adder)

사단법인 인문사회과학기술융합학회 남지현, 전준철

논문 | 9페이지 | 무료 | 등록일 2025.05.06 | 수정일 2025.05.17

다운로드

이전10개12 3 4 5 6 7 8 9 10 다음10개

파워링크

신청하기