결과보고서 (실험 13. CMOS-TTL interface)

목차

1. 실 험
1) <그림 13.4>의 회로를 구성하고, VDD(핀 14번)를 +10[V]로 연결하고, 입력값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
2) <그림 13.5>의 회로를 구성하고, 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
3) <그림 13.6>의 회로를 구성하여 VDD(핀 14)에 +5[V]를 연결하고, VSS(핀 7)은 접지 시킨 후 전압 Vout을 측정하라. (R = 1, 2.2, 4.7, 10, 47)
4) <그림 13.7>의 회로를 구성하여 VDD에 +5[V]를 연결하고 VSS는 접지 시킨 후 핀 3의 전압 Vout을 측정하라.

2. 설계 및 고찰
1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
2) CMOS와 TTL interface 회로에 대하여 설명하라.

3. 비고 및 고찰

본문내용

※ 설계 및 고찰
이번 설계 및 고찰에서는 5, 6번 실험인 CMOS의 TTL interface에 관해서만 나와있기 때문에 간단한 조사를 해서 이렇게 이론만 적습니다.
(1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.

CMOS의 TTL interface를 이번 실험에서 구성 해보지는 않았지만, 간단히 조사를 해보았다. 조사한 결과
-CMOS로 TTL을 구동할 경우 CMOS는 전류 sink, 전류 source로 동작할 필요가 있다. 즉 CMOS의 출력이 낮은 레벨인 경우 CMOS는 전류 sink로 되고, 이때 흐르는 전류 IOL은 0.4[㎃]정도이다. 이때 TTL의 입력 트랜지스터를 순방향 능동상태로 할 필요가 있으며, 이 전류는 수[㎃] 정도로 할 필요가 있다. 이 때문에 수[㎃] 정도의 전류를 흘릴 수 있는 CMOS buffer를 중간에 삽입하는 방법을 취한다.
한편 CMOS가 높은 레벨일 때는 CMOS는 전류원으로 작용하고, TTL의 입력 트랜지스터를 역방향 능동상태로 구동하는 전류가 필요한데, 이 값은 수 10[㎂]이고, CMOS의 높은 레벨시의 출력전류 IOH = -0.5[㎃]정도이므로 5-10 개의 TTL은 구동이 가능하다.

<중 략>

※ 비고 및 고찰
-실험(1)과 (2)의 실험에서는 NOR 게이트와 NAND 게이트의 기능을 알아보는 실험이었다. 알고 있는 이론으로는 NOR 게이트는 OR 게이트 결과의 반대이고, NAND 게이트는 AND 게이트 결과의 반대이다. 실험 책에 설계와는 조금 다르게 실험을 직접 할 때는 10V의 전압만 입력시켜 확인하였다. 실험(1), (2)는 이론적으로 알고 있듯이 결과가 예상했던 것처럼 나왔다. 실험(1) 같은 경우는 A와 B입력단자에 모두 0V일 때만 출력 값이 10V가 측정되고 A, B 입력값중 하나라도 10V를 주게 되면 출력 값은 0V가 측정되었다.

참고자료

· 없음