전자회로실험_전합 전계 효과 트랜지스터 (JFET)_차동 증폭기(결과)

소개

전합 전계 효과 트랜지스터 (JFET)_차동 증폭기(결과)

목차

없음

본문내용

JFET 같은 경우에는 게이트의 전압이 (-)일 때도 전류가 흐른다. 그래서 게이트 전압에 (-)전압을 가하는 것이다. 왜냐하면 (-)에서 on/off 핀치오프 가 있기 때문이다.
반면에 MOSFET 같은 경우에는 게이트 전압이 문턱전압보다 커야 한다. ( 소스가 접지라고 하였을 때,) 위으 데이터를 보면, JFET과 MOSFET에 가하는 전압의 부호가(방향이) 다른 것을 알 수 있다.
그리고 MOSFET 같은 경우에는 벌크를 소스와 같이 하였고, 접지로 두었기 때문에 벌크에 의한 전류는 무시해도 된다.

<중 략>

(3) 설계 하였을 때, 직류를 0으로 해야 하는 데 이점에서 잘못 된 것 같다.
:
무엇이 잘 못 되었을까?
일단, 우리가 설계 하기 전 가정 했던 것은 전류원의 전류가 2mA라는 것이다. 이 말은 한 쪽 Q1에서 1mA 다른 Q2에서도 1mA가 흐른다고 가정 할 수 있다. 그렇다면 Vc1=Vc2=0로 만들기 위해서는 컬렉터의 전압은 다음과 같아야한다.
, 다음과 같이 10k옴으로 설계를 하였다.
그런데, 전압이 0[V]로 세팅이 안 되었다. 왜 그럴까?

그 이유는 간단하다. Q1과 Q2에 흐르는 전류가 1mA가 아니라는 것이다. 우리가 전류원을 2mA가 되도록 설계를 잘 했다면, Q1과 Q2에 흐르는 전류도 1mA에 가까울 것이다. 즉, 전류원 자체가 2mA에서 차이가 난다는 것이다.

(4) 시뮬레이션값 과는 차이가 어떠 한가?
: 일단 시뮬레이션으로 돌려보았더니 데이터 값이 비슷 한 것을 알 수 있었다.
즉, 설계를 했었을 때 다음과 같이 설계 하였다면, 전류원을 2mA와 그리고 Vc전압은 0으로 세팅하는 것이 안 된다는 것이다. 그 이유는 왜 그럴까?
이 부분에 있어서 조목조목 따져보도록 하자.

참고자료

· 없음