전자회로실험12 MOSFET 차동증폭기 결과보고서

소개글

엄청난 시간을 투자하여 작성한 보고서입니다.
당연히 A+ 받았고 보고서점수 최고점을 받았습니다.
예비실험 시뮬레이션은 물론이고 실험순서 까지도
시뮬레이션 작성하였습니다. 실험사진도 다 있고
각각의 시뮬레이션 마다 설명을 자세히 적었음은 물론
비고 및 고찰도 아주 상세하게 작성한 만큼
믿고 받으셔도 됩니다.

목차

1. 실험 목적

2. 결과 사진 및 분석

3. 보고서 작성

본문내용

4) 대 신호 출력 한계의 실험 값과 계산 값을 비교하시오.
= 소신호 크기를 증가시키면서 그에 따른 출력 파형을 측정 한 결과를 바탕으로 입력 전압이 1.0V일 때, 클리핑 현상이 발생 함을 알 수 있었습니다. 시뮬레이션 결과에서의 변위 폭은 각각, 1.979와 2.1666으로써 약 1.9~2.1V 사이값을 나타냄을 알 수 있었으며, 입력 전압의 크기가 3V일 때부터 클리핑 현상이 나타났습니다. 즉, 1V를 인가 한 후, 파형을 살펴보았을 때, 잘려서 나타나는 현상을 통해 소신호 출력신호 한계의 특성에 대해 고찰 할 수 있게 되었습니다.

5) 공통모드 신호를 비교기에서는 어떻게 또한 왜 거부하는지를 설명하시오.
= 입력전압에 대한 이득, 즉 차동증폭 이득을 구해보면
을 얻을 수 있습니다. 시뮬레이션 결과에서 이득은 이 나왔습니다. 공통모드 신호에 대한 이득은 입력전압에 대한 의 비 이고, 차동증폭 이득과는 약간의 차이점이 있습니다. 공통모드 에서의 신호는 큰 저항이 분모에 있으므로 gain 값을 뚝 떨어뜨림으로써 비교기에서 rejection 하게 된다고 예상 하였습니다.

참고 자료

없음