silicon wafer 박막형성

소개

학교 실험때 썼던 리포트입니다.

목차

1. Intro.

2. Experiment.
1) Thin film deposition
2) Photolithography
3) Estimation of electrical properties

3. Result.
1) Van der pauw 법
2) 4 point probe 법
3) Pattern

4. Discussion.
1) 두께에 의한 저항변화
2) annealing 과정에 의한 저항변화
3) Correction factor
4) V = IR 직선
5) 1-2 방향으로 전류를 흘렸을 때의 저항과 2-1 방향으로 전류를 흘렸을 때의 저항
6) 가로방향과 세로방향의 저항값이 달라지는 이유.
7) Cu(0.5wt%), Si(1wt%)의 효과.

5. Conclusion.

6. References.

본문내용

- Scuttering 방법을 통하여 금속박막을 형성하는 원리를 알고, 이 방법이 박막의 구조에 어떠한 작용을 주는지 알 수 있다.
- 사진-식각 공정을 통하여 반도체의 금속배선 pattern 을 만드는 방법을 이해할 수 있다.
- 4 point probe, van der pauw 방법을 이용하여 반도체의 저항을 측정할 수 있다. (저항 측정 시, 대칭성을 활용할 수 있다.)
- Correction factor, F 의 의미를 알고 계산할 수 있다.
- dopping 한 금속의 내부구조, 크기에 따른 저항의 변화를 측정하고 이해할 수 있다. 또한 이를 통해 pattern 의 너비를 구할 수 있다.

<중략>

두께에 의한 저항변화

일반 금속에서는 두께에 따라 비저항 가 달라지지 않는다.(물질의 고유 성질이므로) 그러나 박막에서는 실험에서 보다시피 값의 차이가 크게 남을 볼 수 있다. 나는 이 원인을 다음과 같이 분석해 보았다.

우선, 저항이 박막이 아닌 경우 전자가 움직일 수 있는 면적의 증가는 다음 그림과 같이 설명할 수 있다. 전자는 grain boundary 등을 타고 3차원적으로 움직이는데 이러한 3차원적 움직임이 면적이 큰 경우에는 그냥 면적에 정비례할 뿐이다.

<중략>


3. Thermal stress

장광호, 1982, 알루미늄 박막에서의 캐핑 층이 힐락 형성에 미치는 영향, 서울대학교 대학원.
박막은 어닐링 과정에서 thermal mismatch로 인해 다음과 같은 응력을 받는다 즉 박막과 주변 물질들 사이의 열팽창 계수의 차이에 온도 차이를 곱한 값에 응력이 비례한다. 이러한 응력을 해소하기 위해 박막이 Hilock을 형성하게 된다. 이러한 힐락은 주변의 유전물질에 크랙을 주거나 그것을 뚫고 나와 다른 층의 배선과 연결되어 단락을 야기하는 등의 심각한 문제를 야기한다고 알려져 있다. 힐락의 종류에는 growth hilock, thermal hilock, annealing hilock 등이 있다.

참고자료

· L. J. van der PAUW, A METHOD OF MEASURING SPECIFIC RESISTIVITY AND HALL EFFECT OF DISCS OF ARBITRARY SHAPE, Philips Research Reports, vol 13. no.1
· Ga-Won Lee, Interoduction to Micro Fabrication, Part2 Material.
· 이세호, 1972, 알루미늄계 박막배선의 electromigration 유도 미세파손 수명에 미차는 열응력 효과 분석, 서울대학교 대학원.
· 김영성, 1969, 화학 증착 알루미늄 박막의 특성 개선에 관한 연구, 서울대학교 대학원.
· 장광호, 1982, 알루미늄 박막에서의 캐핑 층이 힐락 형성에 미치는 영향, 서울대학교 대학원.