반도체 공정 레포트 - front end process(학점 A 레포트)

소개글

"반도체 공정 레포트 - front end process(학점 A 레포트)"에 대한 내용입니다.

목차

없음

본문내용

SCOPE
FEP 로드맵은 MOSFET, DRAM storage capacitor, FeRAM 과 같은 소자와 관련된 미래의 공정 요구사항과 잠재적 솔루션에 초점을 맞추고 있다. 이 로드맵의 목적은 FEP 및 소자와 관련된 재료에 대해 미래 요구상항 및 솔루션을 정의하는 것이기 때문에 장비, 재료뿐만 아니라 초기 실리콘 웨이퍼 기판의 단위 및 집정공정 그리고 접촉 silicidation 공정 을 통한 확장을 포함한다. 특히 초기재료, 표면 준비, 열/박막, 도핑 및 FEP 플라즈마 식각, 스택 및 트렌치 DRAM 커패시터, Flash memory의 gate 구조, 상변화 메모리, FeRAM 등을 다룬다.

DIFFICULT CHALLENGES
MOSFET scaling은 lithography tool, Mask, Photoresist materials, critical dimension etch process의 개발로 Moore의 법칙에 의해 정량화된 반도체 생산성 및 성능 향상에 굉장한 이득을 가져온 수단이었다. 하지만 지난 몇 년 동안 더 소형화 할 수 있는 기술을 가졌음 에도 불구하고 FEP기술이 따라가지 못하여 소자의 성능이 저하되었다. 특히 핵심은 기존의 트랜지스터와 커패시터 형성 재료, 실리콘, 실리콘다이오드, 폴리실리콘이 근본적인 재료 한계에 도달하고 지속적인 scaling에 새로운 재료가 요구됐다. 따라서 현재 상황은 “재료가 소자의 scaling을 제한했다” 라고 정의할 수 있다. 앞으로 몇 년 안에는 Planar bulk CMOS의 종말이 올 것이다. 따라서 전형적이지 않은 MOSFET, planner fully depleted SOI device, 수직적 형상을 띄는 어느 한 평면이 이중 혹은 다중 gate device 같은 새로운 대안으로 나온 CMOS에 대비하여야 한다.

참고 자료

없음