Relatively Simple CPU 설계

소개

컴퓨터 구조 수업시간에 작성한 레포트 입니다.
Relatively Simple CPU 설계를 위한 간단한 개념 요약 및 RSCPU 설계와 명령어 구동화면을 캡쳐하여 깔끔하게 정리한 레포트 입니다.
레포트 점수 만점 받고 A+ 학점 받았습니당

목차

1. 문제정의

2. Relatively Simple CPU 의 사양

3. 명령어의 인출 과정

4. 명령어 실행
4.1. NOP 명령어
4.2. LDAC 명령어
4.3. STAC 명령어
4.4. MVAC 명령어
4.5. MOVR 명령어
4.6. JUMP 명령어
4.7. JMPZ 명령어

5. 참고 자료

본문내용

2. Relatively Simple CPU 의 사양

Relatively Simple CPU의 ISA 에는 3개의 레지스터가 있다. 레지스터로는 8비트 누산기 AC, 레지스터 R, 1비트 영 플래그 Z가 있으며 이는 프로그래머가 직접 제어할 수 있다.
각각의 레지스터의 기능을 살펴보면 먼저 8비트 누산기 AC는 산술 및 논리 연산의 결과를 받으며, 산술 및 논리 연산 명령어가 사용하는 두 개의 오퍼랜드 중에서 하나의 오퍼랜드를 제공한다. 데이터가 메모리로부터 적제되면 누산기로 간다. 메모리에 저장되는 데이터 또한 AC에서 나온다.
레지스터 R은 8비트 범용레지스터이며 모든 2개의 오퍼랜드를 가지는 산술 및 논리 명령어에 대하여 두 번째 오퍼랜드가 여기서 제공된다. 또한 누산기가 조만간에 사용할 임시 데이터를 저장하는데도 이 레지스터가 사용된다.
마지막으로 1비트 영 플래그 Z는 산술 혹은 논리 명령어가 실행될 때마다 설정된다.
Very Simple CPU에서처럼 이 Relatively Simple CPU도 명령어 집합 구조에 나타난 것이외에 몇 개의 레지스터를 더 갖는다.

이하생략

참고자료

· Relatively Simple CPU Simulator :
· http://media.pearsoncmg.com/aw/aw_carpinel_compsys_1/rscpu/web.html